数电试题（不含答案）

徐州工程学院试卷

徐州工程学院试卷

— 学年第 学期 课程名称 数字电子技术 试卷类型 A 考试形式 闭卷 考试时间 100 分钟

命 题 人 年 月 日 使用班级

教研室主任 年 月 日 教学院长 年 月 日 姓 名 班 级 学 号

题号 总分 得分 一 20 二 20 三 15 四 15 五 30 六 七 八 总分 100 一、选择题（共 10 小题，每题 2 分，共计 20 分） 1. 已知逻辑变量A、B、F的波形图如下图所示，F与A、B的逻辑关系是( )。

ABFA. F=AB B. F?A?B

C. F=A⊙B D. F=A+B

2. 在利用卡诺图进行逻辑表达式化简时，8个最小项合并成一项时可以消去几个变量( )。

A.8个 B.2个 C.3个 D.n个 3. 下面四个选项中，错误的是( )。

A. AB?AB?A B. A+AB=1 C. A?AB?A?B D. AB?AC?BC?AB?AC

4. 在何种输入情况下，“与非”运算的结果是逻辑0。( )

A．全部输入是0 B. 任一输入是0 C. 仅一输入是0 D. 全部输入是1 5. 下图是由分立的半导体二极管以及电阻组成的一个门电路，它实现是哪一种门电路( )。

?VCC?10VR0D1UAD2UBUYA. 与门 B. 或门 C. 非门 D. 同或门

6. 在下列逻辑电路中，不属于组合逻辑电路的是( )。

A. 译码器 B. 编码器 C. 全加器 D. 计数器

《数字电子技术》试卷 第 1 页 共 12 页

徐州工程学院试卷

7. 数据选择器的功能是( )。

A. 将一路输入送至多路输出

B. 将输入二进制代码转换为特定信息输出 C. 从多路输入选择一路输出 D. 考虑低位进位的加法

8. 在时钟脉冲操作下，凡是具有置0、置1功能的电路，都叫做（ ）。

A. JK型触发器 B. D型触发器 C. T型触发器 D. T’型触发器 9. 要实现Qn?1?Qn,JK 触发器的J、K取值应为( )。

A．J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 10. 模为64的二进制计数器，它由( )个触发器构成。

A. 64 B. 6 C. 8 D. 32

二、填空题（共 10 小题，每题 2 分，共计 20 分）

1. 数字信号的0和1常采用高低电平表示，如果采用正逻辑，则用 表示1，用 表示0。

2. 十进制数(56)10转换为二进制数为_________，它的8421BCD码为________________。 3. 对于n个变量，构成最小项的个数为________个，标准与或表达式的每一个乘积项是由 组成。

4. 三态门具有三个输出状态，分别是高、低电平和 状态；单稳态触发器有稳态和 二种状态。

5. 对于二进制译码器，如果输入变量的个数是4个，则输出变量的个数是 ；对于数据选择器，如果输入信号是8个，则地址选择控制信号的个数是 。

6. 加法器分为半加器和全加器，其中半加器的半加和Si和半加进位Ci的表达式分别是 和 。

7. 触发器接收输入信号之前的状态叫做 ，用Qn表示。触发器接收输入信号之后的状态叫做 ，用Qn+1表示。

8. 边沿JK触发器的特性方程是 ，边沿D触发器的特性方式是 。

9. JK型时钟触发器具有四种功能，分别是保持、 、 、翻转。 10. 按照计数时是递增还是递减分，计数器可分为 计数器、 计数器和可逆计数器。

三、证明、化简题（共 3 小题，每题 5 分，共计 15 分） 1. 证明：A?A(B?C)?A?BC。

《数字电子技术》试卷 第 2 页 共 12 页

徐州工程学院试卷

2. 用图形法将下列函数化简成为最简与或式：Y（A,B,C,D）＝Σm（0，1，8，9，10，11）。

3. 用图形法将下列函数化简成为最简与或式： Y(A,B,C,D)=∑m(2,4,6,8)+ ∑d(10,11,12,13,14,15)（∑d为约束项之和）。

四、分析题（共 3 小题，每题 5 分，共计 15 分）

1. 设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如下图，画出输出Q的波形图。

123456CPJK

Q《数字电子技术》试卷 第 3 页 共 12 页

徐州工程学院试卷

2. 分析下图所示的时序逻辑电路： 要求：①写出电路的驱动方程；

②写出电路的状态方程； ③写出电路的输出方程。

3. 分析下图所示电路，画出其状态图，并指出是几进制计数器。（其中74LS163是十六进制计数器，它具有同步置数和同步清零功能。）

CP11CPCTTCTP0000D0D1D2D3LDCRQ074LS163Q1Q2Q3&1CO

《数字电子技术》试卷 第 4 页 共 12 页

徐州工程学院试卷

五、设计题（共 3 小题，每题 10 分，共计 30 分）

1. 用与非门设计一个组合逻辑电路，其输入是4位二进制数，当该数大于9（10）时输出为1，否则输出为0。 要求：①写出真值表；

②画出卡诺图；

③画出组合逻辑电路。

2. 用集成二进制译码器（74LS138，集成3线：8线译码器，芯片的逻辑功能示意图如下图所示）和与非门实现Y?ABC?A(B?C)逻辑函数，选择合适的电路，画出连线图。

STASTBSTCY0Y1Y2Y3Y4Y5Y6Y7

74LS138A0A1A2

《数字电子技术》试卷 第 5 页 共 12 页

本文来源：https://www.bwwdw.com/article/9nk2.html