数字存储示波器 - 图文

数字存储示波器

研究目的、背景

数字存储示波器是随着数字集成电路技术的发展而出现的新型智能化示波器，已经成为电子测量领域的基础测量仪器。随着新技术、新器件的发展，它正在向宽带化、模块化、多功能和网络化的方向发展。数字存储示波器的优势是可以实现高宽带及强大的分析功能。现在高端数字存储示波器的实时带宽已达到20GHz，可以广泛用于各种千兆以太网、光通讯等测试领域，而低端数字存数示波器几乎可以应用于国民经济各个领域的通用测试，同时可广泛应用于高校及职业学校的教学，为社会培养众多的后备人才。

数字存储示波器是现代测试领域中重要的测量工具，是电子测量中最常用的一种仪器，主要应用于时域测试，特别适用于观察、测量、记录各种瞬时物理现象，并以图形方式显示其与实践的关系。示波器直观的显示效果有助于被测对象深入理解。从物理学家到电视维修人员，许多行业人员都需要使用示波器，汽车工程师使用示波器来测量发动机的震动，医生使用示波器测量脑电波等等，示波器的用途是非常广泛的。

众多优点使得数字存储示波器在电子测量领域获得了广泛的应用。数字存储示波器的基础是数据采集，其设计技术可以应用于更广泛的数据采集产品中，具有深远的意义。 国内外概况和发展趋势

从二十世纪八十年代初模拟示波器开始像数字化转型开始，至今

1

已发展了三十多年，数字示波器在几个关键性能指标上已经有了很大的提高，目前市场上已经出现了带宽20GHz，实时采样速率高达50GS/s的泰克公司DP070000系列数字荧光示波器（美国），以及带宽15GHz，实时采样率达40GS/s的TDS6000系列数字存储示波器，此外另一家示波器生产商安捷伦科技也推出了带宽13GHz，实时采样率40GS/s的80000BInfiniium系列高性能示波器。

国内对数字存储示波器的研制始于二十世纪八十年代初，限于当时的条件，其采样速率值很低，在九十年代国外数字存储示波器迅猛发展的背景下，我国的一些研究所、院校开始开始投入更多的经费致力于数字存储示波器的研发。目前在与国外测试测量巨头的博弈中，示波器领域的本土企业已取得一些突破。中国仪器界崛起的生力军的代表普源精电，于2006年初推出一款性能卓著的紧凑型数字存储示波器DS1000系列。DS1000系列在性能不仅全面超过国外同类产品，打破了在这个领域国外产品一统天下的局面，同时又在原产品上大胆创新，使DS1000系列成为数不多体积小巧、功能强大、性能卓越的低端数字示波器，弥补了国内空白。但是与国外相比，国内示波器的采样率仍然不高，实时带宽也不够，所以在很多测试领域中的应用受到了限制。

无论是国内还是国外，设计带宽更高的模拟通道，采样速率更高的采集系统始终是整个示波器设计的主旋律。在整个行业对数据速率极限永无止境的挑战过程中，示波器一直承担着系统设计和错误排除等应用中最为重要的任务。模拟带宽频率更高，不断满足行业测试新

2

标准，功能集成趋势明显，这是示波器未来的发展趋势。随着电子产业不断引入新兴技术和标准，示波器也正在不断进化发展以应对层出不穷的新挑战。 主要研究内容

1、数字存储示波器的基本原理。

2、高速数据采集、存储、回放电路的设计。

3、本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回访波形。 研究阶段、进度及完成时间

第一阶段：储备知识以及拿出初步设计方案 2009-12-10~~2010-03-02 第二阶段：设计电路、计算参数 2010-03-03~~2010-03-09第三阶段：编写毕业论文（初稿及二稿） 2010-03-10~~2010-03-29 第四阶段：论文定稿、设计完成 2010-03-30~~2010-04-11 第五阶段：准备答辩 2010-04-11~~2010-04-20

3

论文摘要

本系统基于单片机最小系统，以高速模数转换器TLC5510为核心，利用CPLD构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAM存储数据、回放波形。本系统主要由七个子模块电路构成：前级程控放大电路、TLC5510高速采样电路、基于CPLD的高速逻辑控制电路、数据存入与读出的双口RAM电路、AD7523 D/A转换电路、触发电路、单片机最小系统。系统实现了单/双踪显示、多触发方式、波形存储等多种功能。

系统硬件设计应用了EDA工具，软件设计采用模块化编程方法。 关键字：程控增益放大 高速模数转换器 数模转换器 双口RAM CPLD

4

Abstract

The system is based on the smallest microcomputer systems to high-speed ADC TLC5510 the core, using a high-speed CPLD logic control device control the high-speed A / D conversion and dual-port sampling chip RAM to store data, playback waveform. This system is mainly constituted by seven sub-module circuits: the former level programmable amplifier, TLC5510 high-speed sampling circuit, CPLD-based high-speed logic control circuits, data entry and read out of dual-port RAM circuit, AD7523 D / A converter circuit, trigger circuit , SCM minimum system. System implementation of the single / double-trace display, multi-trigger, waveform storage and other features.

System hardware design applied to EDA tools, software design, modular programming method.

Key words: ProgrammableGainAmplifier High-Speed ADC DAC Dual-port RAM CPLD

5

而不是一定的取样，存储的第一点。预置触发对显示数据的选择带来了很大的灵活性。

3）测量和计算工作方式 数字存储示波器对波形参数的测量分为自动测量和手动测量两中。一般参数的测量为自动测量，即示波器自动完成测量工作，并将测量结果以数字的形式显示在荧光屏上，特殊的测量使用手动光标进行测量，即光标测量。光标测量指的是在荧光屏上设置两条水平光标线和两条垂直光标线，这四条光标线可在面板的控制下移动，光标和波形的交点，对应信号存储器中相应的数据。测量时，示波器在测量程序控制下，根据光标的位置来完成测量，并将测量结果以数字形式显示在荧光屏上。

4）面板按键操作方式 数字存储示波器的面板按键分为执行键和菜单键两种，按下执行键后，示波器立即执行该项操作。当按下菜单键时，屏幕下方显示一排菜单，屏幕右方则显示对应菜单的子菜单，然后按下子菜单下所对应的软件执行相应的操作。 1.2.3 数字存储示波器的显示方式

由于数字存储示波器可以对被测信号存储，波形的采集和显示可以分开进行，与宽带示波器相比，采集速度和显示速度不相同，因此采集速度很高的数字存储示波器对其显示的速度要求不高。

数字存储示波器的显示方式灵活多样，具有基本显示、抹迹显示、卷动显示、放大显示和XY显示等，可以适应不同情况下波形观测的需要。

1.存储显示 存储显示方式是数字存储示波器的基本显示方式，

11

适用于一般信号的观测，在一次触发形成并完成信号数据的存储后，经过显示前的缓冲存储，并控制缓冲存储器的地址顺序，依次将欲显示的数据读出并进行D/A变换，然后将信号稳定的显示在荧光屏上。 2.抹迹显示 抹迹显示方式适用于观测一长串波形中在一定条件才会发生的瞬态信号。抹迹显示时，应先根据预期的瞬态信号，设置触发电平和极性；观测开始后仪器工作在末端触发和预置触发相结合的方式下，当信号数据存储器被装满单瞬态信号未出现时，实现末端触发，在荧光屏上显示一个画面，保持一段时间后，被存入的数据更新。若瞬态信号仍未出现，再利用末端触发显示一个画面，这样一个个画面显示下去，如同为了查找某个内容，一页页的翻书一样，一担出现预期的瞬态信号则立即实现预置触发，将捕捉到的瞬态信号波形稳定的显示在荧光屏上，并存入参考波形存储器中。

3.卷动显示 卷动显示方式适用于观测缓变信号中随机出现的突发信号，它包括两种方式，一种是新波形逐渐代替旧波形，变换点自左向右移动；另一种是波形从右向左移动，在左端消失，当异常波出现时，可按下存储键，将此波形存储在荧光屏或存入参考波形存储器中，以便做更细致的观测与分析。

4.放大显示 放大显示方式适用于观测信号波形的细节，此方式是利用延迟扫描的方法实现的，此时荧光屏一分为二，上半部分显示原波形，下半部分显示放大了的部分，其放大位置可用光标控制，放大比例也可调节，还可以用光标测量放大部分的参数。

5. XY显示 与通用示波器的显示方法基本相同，一般用于显

12

示丽萨如图形，此处不做详述。

6．显示的内插 数字存储示波器是将取样数据显示出来，由于取样点不能无限增多，能够做到正确显示的前提是足够的点来重新构成信号波形。考虑到有效存储带宽问题，一般要求每个信号显示20-25个点。但是较少的采样点会造成视觉误差，可能使人看不到正确的波形。数据点插入技术可以解决显示中视觉错误的问题。数据点插入技术常常使用插入器将一些数据插在所有的取样点之间，主要有线性插入和曲线插入两种方式。

1.3 数字存储示波器的主要特点

与传统的模拟示波器相比，数字存储示波器有非常突出的特点，其具体表现如下：

1）信号采集速率大大提高

数字存储示波器首先在采样速率上有较大的提高。可从最初采样速率等于两倍带宽提高至五倍甚至十倍。相应对正弦波取样引入的失真也从10%降低至3%甚至1%。

2）显示更新速率更高

数字存储示波器的显示更新速率最高可达每秒40万个波形，因而在观察偶发信号和捕捉毛刺脉冲方面更加方便。

3）波形的采样、存储与显示可以分离

在存储阶段，数字存储示波器可对快速信号采用较高的速率进行采样与存储，而对慢速信号则采用较低速率进行采样与存储；在显示

13

阶段，不同频率的信号读出速率可以采用一个固定的速率，并可以无闪烁地观测极慢信号与单次信号，这是模拟示波器无能为力的。

4）存储时间长

由于数字存储示波器是把模拟信号用数字方式存储起来，因此，其存储时间理论上可以无限长。

5）显示方式灵活多样

为适应不同波形的观察，数字存储示波器有滚动显示、刷新显示、插值显示、存储显示、卷动显示、抹迹显示等多种显示方式。

6）测量结果准确

屏幕上每个光点都对应存储区内确定的数据。操作时间可用面板上的控制装置在屏幕上表示两个被测，以算出两间的电压或电流，再利用计算机的字符显示功能在屏幕上直接显示测量结果，从而减少了人为误差，提高了测量的准确度。

7）触发功能先进

与模拟示波器不同，数字存储示波器不仅能显示触发后的信号，而且能显示触发前的信号，还可以任意选择超前和滞后的时间。

8）便于程控并具有多种方式的输出

由于数字存储示波器的主要部分是数字系统，又由微计算机管理，故可通过接口接受程序控制，也可通过接口用于各种反复试的输出

数字存储示波器的优点，主要表现在：

1）多通道单次捕捉：数字存储示波器能够同时在多个通道上捕

14

捉电源开、关或故障发生瞬间这样的单词瞬态事件。

2）波形处理：数字存储示波器内部嵌着一个微处理器，它具有对被测信号完成幅度和时间等参数进行测量以及波形运算等功能。

3）数据存储：数字存储示波器带有非易失性的波形存储器，他们能够提供与数字存储示波器兼容的软盘或存储卡。示波器也能够容易的与许多绘图仪或打印机相连来进行高质量的硬拷贝。

4）更多的触发功能：数字存储示波器能够提供许多模拟示波器没有的触发功能。如预触发、触发释抑等。

5）自动测试：数字存储示波器能够提供自动测试功能，简化了使用者的操作，使仪器更加智能化。

评价数字存储示波器最重要的指标为其模拟通道和采样速率。模拟通道带宽，取决于示波器的前端器件，如探头、放大器等；数字存储示波器的采样速率，最主要决定于D/A转换器的采样速率，与D/A转换器的拼合技术也有一定关系。提高数字存储示波器指标主要指提高这两方面的性能。通道带宽是数字存储示波器发展的瓶颈，制约着数字存储示波器的发展。

1.4 数字存储示波器的硬件

根据数字存储示波器的工作原理，数字存储示波器的设计以单片机和可编程逻辑器件（CPLD）为控制核心，来控制其它外围芯片和模块的A/D转换、数据存储、键盘操作和屏幕显示等功能。其单片机用于实现的功能主要是人机界面的操作；可编程逻辑器件实现的功能主

15

要是A/D转换和数据存储。其系统功能框图如图1-3。

图1-3 数字存储示波器硬件设计框图

本方案首先对被测波形进行A/D转换，以将模拟信号转换成数字信号进行存储，这样控制器就可以从RAM中读出波形数据经D/A变换将数字量转换为模拟量在屏幕上显示。因为数字存储示波器的显示原理与传统示波器的显示原理不同，它是通过点亮液晶屏幕上某些点来显示波形的。因此，只要编写一段程序将数字量转换成显示屏上点的坐标，在编写将显示屏上某点点亮的程序，就可以在显示屏上显示输入的波形。本设计还引入了键盘操作模块，可以通过键盘输入来设定示波器的工作方式以及其它功能选项。A/D转换器选用的是TI公司的TLC5510高速模数转换器。此器件可用于视频处理、高速数据转换等，TLC5510采用CMOS工艺制造，精度为8位，转换速率20MSPS（每秒采样200M）采用半闪速（SemiFlash）结构，且内建采样保持（S/H）电路。该系统的外围芯片均由单片机和CPLD来控制，而CPLD与单片

16

模拟 输入 A/D RAM 采样 时钟 CPLD 读写控制 屏幕显示 通信信号单片机 键盘输入 波形数据 机之间可通过相互通信来获取当前系统的工作状态。 1.5 系统软件设计

本系统的软件整体结构如图1-4，包括上电初始化程序、主循环和中断处理程序三大部分。系统初始化后，程序将运行在主程序中，不断进行数据采集、处理、显示和再采集。键盘电路工作在终端模式，当有键盘按下时，程序进入键盘中断服务程序以响应用户的操作并设置状态标志。主循环根据响应的状态标志决定数据处理方式和显示方式。

图1-4 系统主程序框图

利用本文提出的以单片机和可编程逻辑器件为控制核心的数字存储示波器可以实现波形的采集、存储、参数的处理与计算功能，而且轻巧便携、简单实用。而利用该示波器的通讯功能还可以与外部计算机相连以进行更为复杂的数据运算、分析和处理，从而为工业现场应用和科学研究提供很大的方便。数字存储示波器与模拟示波器相

17

比，具有极强的优越性，且随着随着科学技术不断进步和其制造成本及市场价格的不断下降，其发展前景十分看好。

18

第二章 方案设计与论证

2.1 总体方案设计

数字存储示波器是可以方便的实现对模拟信号进行存储，并能利用微处理器对存储数据做进一步处理的示波器，它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而，高速数据采集、存储和回放电路的设计成为系统设计的难点。由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回放波形。总体方案设计如图2-1所示

图2-1 CPLD高速逻辑控制实现简易数字存储示波器原理框

主要技术指标如下：

? 系统输入信号范围：－4V～＋4V ? AD输入信号幅度：＋0.6V～＋2.6V

? 3档垂直灵敏度：0.01V/div、0. 1V/div、1V/div ? 三档放大倍数：0.25倍、2.5倍、25倍

19

其中0.25倍放大倍数对应1V/div垂直灵敏度； 2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。

? A/D转换器的采样率≥1MHz ? 触发电平：－5V~+5V可调

2.2 模块电路设计

2.2.1 前级信号处理模块的设计

利用模拟开关MAX333A构成单、双踪切换及程控放大电路。此模块的主要功能是控制两路信号的分时选通，并对输入信号的幅值进行程控放大，使输入信号的幅度满足模数转换器所要求的动态转换范围，并满足垂直灵敏度指标要求。CH1、CH2两路波形信号分别经过OP07构成的射随器后，输入到模拟开关MAX333A，由CPLD产生的地址信号的最低位AR0控制CH1和CH2的高速轮流切换。分时采样两路信号。程控放大单元运用宽带运放构成放大器，高频信号失真很小，并且由精密电位器构成反相放大电路，完成输入信号的0.25倍、2.5倍、25倍精确放大。后级运放实现+1.6V 电平抬升，以满足模数转换的0.6V～2.6V动态范围（原因见下面分析）。具体电路设计框图如图2-2所示。

CH1二选一开关 射随器 CH2 射随器 三档程控 反相放大 一倍反相放大和+1.6V电平抬升 限伏电路 ADC 图2-2 前级信号处理设计框图

20

具体实现电路图如图2-3所示

图2-3 三档程控增益放大电路图

2.2.2 数据采集电路设计

本系统采用高速模/数转换器TLC5510，此款ADC的最高采样速率为20Msps。Vref（B）～Vref（T）的动态转换范围。CLK端上升沿开采样。输出使能端OE接低电平时，在2.5个CLK周期后，采样量化数据自动呈现在数据线上。TLC5510的工作时序图如图2-4所示

21

图2-4 TLC5510工作时序图

编码方式如表2-1所示

输入电压范围 Vref（B） ． ． ． ． ． ． Vref（T） 输出数字编码 MSB LSB 0 0 0 0 0 0 0 0 。。。。。。。。。 。。。。。。。。。 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 。。。。。。。。。 。。。。。。。。。 1 1 1 1 1 1 1 1 表2-1 TLC5510编码方式

设计中，AD芯片采用内部参考电压，Ｖref(B) ＝0.6V; Ｖref(B) ＝2.6V；动态转换范围为0.6V～2.6V。 具体连接电路图如图2-5所示

22

图2-5 TLC5510连接电路图

2.2.3 CPLD高速逻辑控制器

1、CPLD

CPLD（Complex Programmable Logic Device）是Complex PLD的简称，一种较PLD复杂的逻辑元件。

复杂可编程逻辑器件（CPLD）是从低密度可编程逻辑器件PAL、GAL发展而来的高密度可编程逻辑器件，它的规模可达到几十万门、甚至上百万门，而工作速度可达到100MHz以上。CPLD的内部互联采用全局总线的方式，其主要特点是延时可观测。CPLD强大的逻辑功能使其更适合用来设计复杂的组合逻辑电路和控制系统（如DMA控制和存储器控制）。目前CPLD已成为主流的可编程逻辑器件之一。

2、高速控制部分电路由四个子模块组成：扫描时间因数t/div控制器，触发功能控制器，写地址计数器，读地址计数器。这四部分

23

电路均由CPLD设计完成，内部逻辑模块可表示如图2-6所示。

图2-6 CPLD高速逻辑控制单元框图

各模块基本功能如下所述： 1）扫描时间因数t/div控制器

实际上是一个时基分频器，用于控制A/D转换采样速率以及存储器的写入速度。采用稳定度较高的40MHz有源晶振。将其作为CPLD的时钟基准输入。在CPLD中，先对其进行4分频。目的是保证较高的相位稳定度。再由CPLD生成一个分频比可调的分频器，将分频后的10M时钟进行可调分频，得到不同的采样时钟。因此这一模块除有源晶振以外，其余部分均在CPLD中实现。 2）触发功能控制器

实现了单次触发、电平触发和连续触发功能，体现了数字存储示波器的一大优点。具体实现电路见触发电路设计说明。 3）写地址计数器

24

用来产生写地址信号，它由CPLD生成二进制的计数器，计数器的位数由存储长度来确定。写地址计数器的计数频率与A/D转换器的取样时钟频率相同，产生写地址数据送至双口RAM的地址线。 4）读地址计数器

用来产生读地址信号，它由CPLD生成二进制的计数器，产生读地址信号将数据从双口RAM中读出。 2.2.4 双口RAM读写采样数据

AD采样量化数据由双口RAM存储。IDT7134有两组相互隔离的数据线、地址线、片选线和读写控制线。它们可以对RAM内部的存储单元同时进行读写操作。并且互不影响，这样就解决了高速存取和读取的问题。存储数据线与AD采样量化输出数据线相连，读出数据线与列扫描DA数据线相连。存储与读出的地址线受CPLD控制。具体连接图如图2-7所示。

图2-7 双口RAM连接图

2.2.5 触发电路设计

本设计实现了单次触发、电平触发和连续触发功能。其中电平触

25

发可以选择CH1、CH2和外部输入信号三路信号触发。 1、单次触发存储显示方式

每按动一次“单次触发”键，启动CPLD控制AD开采样200点并存储采样数据。读地址线循环读出此200点数据，连续送显示。 2、电平触发显示方式

利用高速比较器MAX921，产生比较脉冲。上升沿启动AD开采样200点并存储采样数据，读地址线循环读出此200点数据，同时送显示。AD采样过程中，屏蔽触发脉冲。触发电平正负5V可调。电平触发原理图如图2-8所示

图2-8 电平触发原理图

具体实现电路图如图2-9所示

26

图2-9 电平触发电路图

3、连续触发显示方式

连续触发方式下，仪器能对信号进行采集、存储并实时显示。 2.2.6 行/列扫描电路设计

由高速数/模转换器AD7523，构成行/列扫描电路核心。 1、 行扫描电路

CPLD内的地址累加器的输出控制AD7523不断输出锯齿波，后级是一个加法电路，调节电位器，可以实现对输出锯齿波的直流电平移动。达到调节显示器上波形左右位置平移的功能。具体电路如图2-10所示。

27

图2-10 行扫描电路图

2、列扫描电路

由AD7532、模拟开关和电平调节电路构成列扫描电路。双口RAM右端的数据口输出数据送AD7532，后级两个电平跌价调节电路，调节电位器可以实现对CH1和CH2两个通道输出波形的上下平移。模拟开关MAX333A实现单/双踪切换功能。具体电路如图2-11所示。

28

图2-11 列扫描电路图

2.2.7 输出信号与模拟示波器的连接

显示采样模拟示波器的X－Y方式，在X－Y方式下，示波器的垂直轴和水平轴的偏转电压由外部提供。屏幕上每一个位置都有对应的一个X－Y坐标。因此，只要提供波形的坐标数据，经D/A转换送至X、Y轴即可，显示时，地址计数器以固定的频率循环计数，地址信号直接送至行扫描DA，产生周期锯齿波，对应X轴偏转电压；双口RAM数据送至列扫描DA，对应Y轴偏转电压。具体输出信号如图2-12所示

29

图2-12 显示原理图

30

第三章 理论分析与参数计算

3.1 程控放大器增益

程控增益放大器的放大倍数要求满足垂直灵敏度指标，同时兼顾

系统输入信号和AD输入信号幅值范围。

指标要求设置0.01V/div、0. 1V/div、1V/div三档垂直灵敏度，系统输入信号范围为－4V～＋4V；AD输入信号幅度为＋0.6～＋2.6V。综合以上指标，设置三档放大倍数分别为0.25倍、2.5倍、25倍，其中0.25倍放大倍数对应1V/div垂直灵敏度； 2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。

3.2 采样率Fs与扫描时间因数

在固定存储深度M的条件下，采样速率Fs与扫描时间因数S成反比。关系是：

10·S×Fs＝M 取M=200，则Fs＝20/S

设计扫描时间因数从

20?s/div～200ms/div，共有13档，覆盖

题目要求的3档扫描时间因数。依据上式，计算对应的采样速率如表3-1所示

S(/div) Fs(KHz) S(/div) Fs(KHz) 20?s 1000 5ms 4 40?s 500 10ms 2 100?s 200 20ms 1 200?s 100 50ms 0.4 500?s 40 100ms 0.2 1ms 20 200ms 0.1 2ms 10 表3-1 扫描时间因数与采样速率对照表 31

值得注意的是：采样速率的获得是对时基信号进行可调分频得到的。实际设计中需要对输入分频器的10MHz信号进行可调分频得到上表所列采样速率。

3.3 A/D芯片的选取

通常有采样/保持（S/H）电路实现模拟信号的时间离散化，而时间离散化信号幅度的量化则由模数转换器（A/D）实现。有许多芯片将S／H和A／D集成在一块芯片里。这不仅方便了使用者，而且节省了空间、提高了系统的可靠性本系统对A/D的要求（S/H的要求也包括在其中）。

A/D的转换速率取决于被测信号的频率范围，或简易数字存储示波器对扫描速度的要求，本系统要求扫描时间范围为20uS/div～200mS/div,要求A/D的最高转换速率高于1MHz。

量化位数。垂直分辨率位32级/div，垂直刻度为8div,因此垂直方向上应该有32级/div×8div=256级。因为28=256，对于二进制编码来说28即为8位二进制数码的最大值，因此应该选择量化位数为8bit的A/D进行模数转换。

模数转换器中有三种基本转换方式，即积分比较式、逐次比较式和并行比较式。从转换速率来说，积分式最慢，而并行式最快（所谓“闪烁”转换），逐次比较式居中。从电路结构来说并行比较式最复杂，应为它是用具有不同阈值的比较器和255个阈值电平，电路很复杂。因此在A/D的转换速率和电路结构之间的折中办法是所谓“串并行”比较式A/D，其结构是将几个低bit数的并行比较式模数转换器

32

组成一个高bit数的A/D。这里选择TLC5510芯片就是属于这种类型的A/D。它是用两个4bit并行比较式A/D组成一个8bit的A/D，在低4bit和高4bit之间按照加权的关系组成8位二进制数码（D8～D1）,这就是所谓“串并行”式A/D（或称为半闪烁式A/D）。

A/D芯片的位数取决于垂直分辨率，指标要求垂直分辨率为32级/div，示波器满刻度为8格。垂直方向上应该有32×8＝256＝28量化级，因此A/D转换器的位数不应该低于8位。此外，从表3-1可知，A/D转换器的采样率不应低于1MHz，本设计采样8位并行高速A/D转换器TLC5510，最高采样率为20MHz，满足采样率要求。A/D转换的过程就是不断将被转换的模拟信号和基准电压相比较的过程。 3.4 输入信号峰峰值测量

通过89C51读取并分析RAM中的数据，判断最大值、最小值，由此可以计算出峰峰值。

33

第四章 软件设计

4.1 系统软件主程序流程图

开始 单次触发 连续触发 电平触发 系统初始化 按键控制功能选择 单双峰 踪踪值 显显显 示 示 示 显示波形 显示采样速率 放大显示倍数 自动量程转换

图4-1 系统软件主程序流程图

辅助设计平台软件 1、 Keil uVision

Keil uVision是美国Keil Software公司出品的51系列单片机C语言软件开发系统，与汇编相比，C语言在功能上、结构性、可读

34

性、可维护性上有明显的优势，因而易学易用。用过汇编语言后在使用C来开发，体会更加深刻。

Keil uVision软件是提供丰富的库函数和功能强大的集成开发开发调试工具，全Windows界面。另外重要的一点，只要看一下编译后生成的代码，就能体会到Keil C51生成的目标代码效率非常之高。多数语句生成的汇编代码很紧凑，容易理解。

C51 工具包的整体结构，其中uVision是C51 for Windows的集成开发环境，可以完成编辑、编译、连接、调试、仿真等整个开发流程。 2、QuartusⅡ

QuartusⅡ软件是ALTERA公司为MAXⅡ、FLEX等系列芯片开发的编程开发软件。它增强了优化、验证和易用性功能，将缩短采用ALTERA FPGA、CPLD和结构化ASIC器件的开发周期。ALTERA QuartusⅡ设计软件提供完整的多平台设计环境，满足特定设计的需要。它是以一个可编程片上系统（SOPC）设计的综合性环境。

QuartusⅡ允许多种设计输入方法：包括原理图式图形型设计输入和文本编辑（AHDL、VHDL、Verilog语言），原理图有比较好的综合效率，但是对复杂的时序的描述，如状态机或者PCI的接口逻辑，比较困难。语言设计是较大设计的首选，这种方式容易对复杂时序建模。常用的方法是将原理图描述和语言描述结合起来。

35

QuartusⅡ软件允许在设计流程的每个阶段使用QuartusⅡ图形用户界面，EDA工具界面。可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同阶段使用不同的选项。

QuartusⅡ框图编辑器用于原理图和流程图的形式输入和编辑图形设计信息。可以在QuartusⅡ软件中打开图形设计文件并将其另存为框图设计文件。每一个框图设计文件包含代表设计中逻辑的框图和符号。框图编辑器将被一个流程图、原理图或者符号代表的设计逻辑合并到工程中。可以为块设计文件中的模块建立新设计文件，可以在修改框图和符号时更新设计文件，也可以在框图设计文件的基础上生成框图符号文件（.bsf）、HDL包含文件（.inc）和HDL文件。还可以在编译之前分析框图设计文件是否出错。框图编辑器还提供有供于操作者在框图设计文件中连接框图和基本单元（包括总线和节点连接以及信号名称映射）的一组工具。

QuartusⅡ文本编辑器是一个灵活的工具，用于以AHDL、VHDL和VerilogHDL语言以及Tcl脚本语言输入文本型设计。还可以文本编辑器输入、编辑和查看其他ASCII文本文件，包括为QuartusⅡ软件或由QuartusⅡ软件建立的文本文件。还可以用文本编辑器将任何AHDL句或节段模板、Tcl命令或支持VHDL或VerilogHDL模板为输入HDL语法提供了一个简便的方法，可以提高设计设计输入的速度和准确度。还可以获取有关所有AHDL元素、关键字和语句以及宏功能模块和基本单元的上下文相关帮助。

36

QuartusⅡ符号编辑器用于查看和编辑宏功能、宏功能块、基本单元或设计文件的预定义符号。每个符号编辑器文件代表一个符号。每一个符号文件，均可以从包含Altera宏功能模块和LPM功能的库中选择。可以自定义这些框图符号文件，然后将这些符号添加到使用框图编辑器建立的原理图中。

建立工程和设计之后，可以使用QuartusⅡ软件中的Settings对话框（Assignment菜单）、Assignment Editor和Floorplan Editor制定初始设计的约束条件，如引脚分配、器件选项、逻辑选项和时序约束条件。

使用Asignment Editor是用于在QuartusⅡ软件中建立和编辑节点和实体级别约束的界面。约束用于在设计中为逻辑制定各种选项和设置，包括位置、I/O标准、时序、逻辑选项、参数、仿真和引脚分配。

QuartusⅡ软件允许验证引脚分配位置。可以在设计过程的任何阶段使用此命令来验证约束的准确性，以便更快的确定引脚分配。无需设计文件便可使用此命令，并且可以在设计编译完成之前验证引脚。

使用RTL Viewer分析综合结果非常方便。QuartusⅡ RTL Viewer提供原理图来查看设计。除了原理图视图，RTL Viewer还有层次结构列表，其中列出了整个设计网表的实例、基本单元、引脚和网络。 4.2 CPLD高速逻辑控制单元设计 4.2.1 分频比可调分频器设计

37

使用VHDL语言描述分频比可调的分频器，其基本思想是：在分频器内部串联数个小的分频器，分别可以实现2、4、5、10等分频，利用D0~D5和Sel0、Sel1控制端口和二选一单元器件选择各分频器是否接入，以此实现分频可调的功能。 4.2.2 读/写地址累加器设计

读/写地址累加器实际上是对采样脉冲的循环计数。循环周期等于存储深度。

38

第五章 键盘布局

对数字存储示波器来说，键盘是输入控制命令的人机接口。人机界面决定易用性，设计良好的人机界面是一台测试仪器为大家乐于使用的一个重要条件。由于数字存储示波器是电子工程师的日常测试工具，美观易用的人机界面就显得尤为重要。为了尽可能完善的键盘与显示设计，应列出尽量全的设计要素，并通过多人的实际操作来验证与完善。广义的人机界面，除键盘和显示器外还包括成粗控制接口。数字存储示波器是智能化的数字仪，可以程序控制也是其相对于模拟示波器的最大优势。程序控制可以提高测试效率，并可以是测试人员使用自己熟悉的操作方式进行操作。程序控制节后命令的设计，可以参考行业通用标准，这里不作详述。本设计的键盘布局如图5-1.

图5-1键盘布局

39

键盘定义与按键功能见表5-1

键 盘 定 义 0 1 2 3 4 5 6 7 8 9 空键1 空键3 空键2 Right Left Enter Up Down Clear 按 键 功 能 AUTOSET 显示方放大倍数 显示采样速率 选择CH1通道触发 选择CH2通道触发 CH1单踪显示输出 CH2单踪显示输出 双踪显示输出 显示电压最大值 显示电压最小值 方向键功能为采样速率 方向键功能为放大倍数 连续触发方式 单次触发方式 上升沿触发方式 增加采样速率或放大倍数 减小采样速率或放大倍数 清零停止 表5-1是键盘定义与按键功能

40

第六章 系统测试

6.1测试使用仪器

·示波器YB4324 ·数字万用表FLUKE 17B ·万利单片机仿真机 ·泰克信源AFG310

·直流稳压电源DH1718D-2 ·泰克数字存储示波器TDS1002 6.2测试方法与步骤

将泰克信源，泰克数字存储示波器，模拟示波器按图6-1所示与被测系统连接好，打开仪器电源开关，给仪器预热。然后打开开关电源，用数字万用表量出电源输出值，并调整到所需的幅度范围内，接着关上电源，接上自制系统的供电端子，再打开电源，给系统供电，进行系统测试。

图6-1 系统测试原理图

41

1、单次触发存储显示方式的测试

将自制的示波器设置好扫描时间因数，调整触发电平，按下单次触发键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行一次采集与存储，比较两幅波形，发现波形无明显失真。

2、连续触发存储显示方式的测试

将自制的示波器设置好扫描时间因数，调整触发电平，按下连续触发存储键，用自制的示波器和泰克存储示波器同时对被测周期信号或单次非周期信号进行连续的采集与存储并实时显示，比较两幅波形，发现波形无明显失真。 3、触发功能的测试

设置好自制示波器的触发电平，从CRT上观察波形，调节示波器的触发电平，发现对同一周期信号触发点发生变化。 4、扫描时间因数的测试

设置好扫描时间因数，采集存储并回放一幅周期性信号，估算出CRT上周期性信号一个周期所占的水平刻度m div，并根据设置的扫描时间因数，算出周期信号的频率，与泰克数字存储示波器测得信号的频率进行比较，估算出误差，误差小于2％。 5、垂直灵敏度的测试

将垂直灵敏度置为1v/div，输入一个两伏的直流信号，读出示波器上直流电平的偏移量，估算出直流电压值，与实际值相比较，估算出误差。其它垂直灵敏度分档的测试上述原理同样进行。

42

6、双踪显示的测试

输入两路信号待测信号，用自制的示波器和泰克数字存储示波器同时的对其进行双踪显示，观测、比较两幅波形，发现波形无明显失真。

7、波形参数的测量

用泰克信源输出一个待测信号，用自制的示波器和泰克数字存储示波器同时的对其进行峰峰值的测量，比较测量数据，估算出误差。

43

第七章 设计总结

经过分析、论证、设计，现在本设计已完成，由于本人知识水平有限，研究工作还很不全面和深入，此系统今后更待改进与完善。

本设计尝试采用CPLD器件及单片机结合的结构进行波形采集及波形数据处理，实现了预期设计目标。 7.1已完成的工作

本设计的研究工作主要有以下几个方面：

? 综述了现阶段数字存储示波器技术及产品的国内外发展状况，对数字存储示波器的工作原理、组成原理、显示方式等的基本概念及技术发展进行了较全面的介绍。 ? 对整机各部分关键电路进行相关理论分析、研究和计算。 ? 论述了仪器的主要性能指标的测试方法并给出了测试结果，满足设计要求。

? 软硬件有机结合实现实现简易数字存储示波器的设计，系统总体功能完善，稳定性高，使用方便。

7.2 设想和展望未来

数字存储示波器的性能及设计技术水平随着设计数字集成路得发展而不断提高。研制的数字存储示波器具有丰富的功能和比较高的综合性能，使用方便。

由于数字集成电路的飞速发展，现在的可编程器件FPGA的规模

44

及性能已经有了很大的提高，价格却有很大的下降，只用一片大规模的FPGA就可以实现100MHz带宽通用数字存储示波器中波形控制、波形采集、触发控制、显示处理等几乎所有数字逻辑电路，从而可以简化印刷版电路设计、缩小仪器体积，并增强仪器功能与可靠性。随着通信技术的大力发展，高速ADC、放大器、比较器、存储器等产品不断涌现，为高性能、低成本数字存储示波器的设计提供了良好的条件，其发展前景十分看好。

45

本文来源：https://www.bwwdw.com/article/8o2p.html