《数字电子技术基础》实验讲稿

邯 郸 学 院

讲 稿

2012～2013学年 第一学期

分院(系、部)： 物理与电气工程系 教 研 室： 电气自动化教研室 课 程 名 称： 数字电子技术

授 课 班 级： 2010级应用物理

主 讲 教 师： 陈超 职 称： 助教

使 用 教 材： 《数字电子技术基础》

制 作 系 统：

Word 2003

邯郸学院制

实验一 TTL/CMOS集成门电路的逻辑功能测试

一、实验目的

1 掌握查找集成门电路资料的方法。 2 掌握7种逻辑门电路的逻辑功能。

3 会用74LS00(四2输入与非门)实现其它逻辑功能。 4 初步用Multisim10进行数字电路的仿真。

二、实验设备和元器件

1 SAC-2电工电子实验台；SS-01数字实验模块。 2 DL-4330示波器；EM-1463函数信号发生器。 3 74LS04 74LS00 74LS02 74LS86

三、实验内容和步骤

1． 74LS04(六反相器)逻辑功能测试

将74LS04按图1.1连线。输入端A接逻辑开关，输出端接发光二极管。改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

VCCX1LED

5V

J1 U1A

Key = A74LS04D

U2+图1.1

V电压表0.113-

2． 74LS00(四2输入与非门)逻辑功能测试

将74LS00按图1.2连线。输入端A、B接逻辑开关，输出端接发光二极管。改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

VCC 5VX2LEDJ2

Key = AU3A J3 74LS00DU4+ V电压表4.424Key = B- 图1.2

3．74LS02(四2输入或非门)逻辑功能测试

将74LS02按图1.3连线。输入端A、B接逻辑开关，输出端接发光二极管。改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。

J1X1

LED

Key = AU1A

J2 74LS02D U2+V电压表4.424Key = B-

图1.3

4．74LS86(四2输入异或门)逻辑功能测试

将74LS02按图1.4连线。输入端A、B接逻辑开关，输出端接发光二极管。改变输入端的状态（即高、低电平），观察输出端发光二极管的亮灭。 VCCX1 5VJ1LED

U1A Key = AJ2

74LS86DU2+

V电压表0.113Key = B-

图1.4

输入 输出

A B Y1 Y2 Y3 Y4

0 0

0 1

1 0

1 1

逻辑表达式

5. 用74LS00实现非、与、或、异或等逻辑功能（图1.5）

5V

VCC5V A74LS00DA74LS00DY15VABY174LS00D74LS00DY2 5V

A

74LS00DY3

74LS00DB

74LS00D

A74LS00D Y4B

74LS00D74LS00D

74LS00D

图1.5

6. 用74LS00实现与或非、或非的逻辑功能，写出逻辑表达式，画出逻辑电路图，测试其功能。总结用与非门实现其它逻辑功能的一般步骤。 7. 用Multisim10对以上实验内容进行仿真。 四、实验报告要求

1． 画出实际集成电路实验连接图。 2． 整理实验数据。 五、预习要求

1 熟悉所用集成逻辑门电路的逻辑功能和外部引脚排列及使用方法。 2 TTL门电路多余输入端如何处理？

3用与非门实现其它逻辑功能的一般步骤。

实验二 SSI组合逻辑电路（1）

一、实验目的

1、 掌握组合逻辑电路的分析和设计方法。

2、 掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。 3、 加深对七种基本门电路（SSI）使用的理解。 二、实验设备与器件

1、 SAC-DG2实验台（SS01L模块）。

2、 芯片74LS86、74LS20、74LS00、74LS04、74LS138 3、 万用表

三、实验原理、内容、步骤 （一）实验原理

1、组合逻辑电路的设计

组合逻辑电路（又称组合电路），是一类没有记忆功能的电路，它在任一时刻的输出仅取决于该时刻电路的输入，而与过去的输入状态无关。一旦输入消失，输出随之消失。 组合逻辑电路的设计是根据给出的实际逻辑问题，求出这一逻辑功能的最简逻辑电路，其设计步骤如图所示：

将函数式

化简 逻辑问题 逻辑真值逻辑表达选定器件逻辑电路 抽表 式 类型 图 象 将函数式 变换

设计组合电路时，通常先根据具体的设计任务和要求列出真值表，将真值表转换为对应的逻辑函数式，再根据所选器件的类型，将函数式进行化简（小规模集成门电路SSI）或将函数式进行变换（MSI 组合电路或PLD 器件），最后根据化简或变换所得到的逻辑函数式，画出逻辑电路的连接图，至此，原理性的设计基本完成，最后用实验来验证设计的正确性。组合电路的冒险现象是一个重要的问题。在设计组合电路时，应该考虑可能产生的冒险现象，以便采取防护措施，保证电路的正常工作。 2、组合逻辑电路的分析

组合逻辑电路的分析与设计相反，其步骤如下： (1)由逻辑图写出各输出端的逻辑表达式。 (2)化简和变换各逻辑表达式。 (3)列出真值表。

(4)根据真值表和逻辑表达式对逻辑电路进行分析验证，最后确定其功能。 （二）实验内容与步骤

1、分析原码/反码变换器的逻辑功能。 按图3－1连线。记录测试结果。

图中A、B、C、D为四位输入二进制码，E是控制信号。当E＝0时，X1、X2、X3、X4输出A、B、C、D的原码，因为任何变量与0的异或输出原变量；当E＝1时，X1、X2、X3、X4输出A、B、C、D的反码，因为任何变量与1的异或输出反变量。 2、用74LS00（四2输入与非门）、74LS20(二4输入与非门)设计一个三人多数表决器。

解：1、逻辑抽象 用A、B、C表示输入变量；Y表示输出变量。

2、确定输入、输出变量的状态。 3、列真值表 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1

输出函数表达式Y ?A'BC?AB'C?ABC'?ABC?AB?BC?CA?((AB)'(BC)'(CA)')'按图3－2连线。记录测试结果。

3、用74LS86设计一个四位奇偶校验器。

当输入奇数个1时，输出为1；否则为0。按图3－3连线。记录测试结果。

X1X2X3X4 VCC5V5V J1X5 Key = A5VJ2 Key = A Key = BJ3 Key = B 74LS20DKey = CJ4 74LS00D Key = CKey = D图3－274LS86D J5 三人多数表决器

Key = E 图3－1原码/反码变换器 GND

X6

接A

输B 入C 开D74LS86D 关图3－3 4、（1）译码器74LS138逻辑功能测试。

译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。

74LS138具有3 个输入端，2个输出端和3个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n 个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。各引脚排列如图。其中8脚为GND；16脚为VCC。

如图3－4 ，在74LS138 的第8 脚接上地（GND），第16 脚接上电源（VCC）。将74LS138的输出端Y0——Y7 分别接到8 个发光二极管上。将74LS138的地址输入端A2、A1、A0和三个使能端接到输入拨动开关上。拨动对应的拨位开关，根据发光二极管显示的变化，测试

VCC74LS138 的逻辑功能。。 J1GND

J2

Y0Y1Y2Y3Y4Y5Y6Y7

VCCJ3

U1

1AVCC162 BY0153CY114Y213 6J4G1Y3124~G2AY4115~G2BY510 Y6987GNDY7J5

图3－4J674LS138逻辑功能测试

（2）用74LS138(3－8线译码器)、 74LS20（二4输入与非门）设计一个一位全加器。 全加器能进行加数、被加数和低位来的进位数相加，并根据求和解的结果给出该位的进位。 根据全加器的功能，可列出真值表如表所示。其中，Ci-1 为相邻低位来的进位数，Si 为

3本位和数（称为全加和），Ci 为向相邻高位的进位数。 由全加器的真值表可以写出Si 和Ci 的逻辑表达式：

Si?Ai?Bi?Ci

Ci?AB?(Ai?Bi)Ci?1

Ai Bi Ci-1 Si Ci

0 0 0 0 0 转换成最小项的表示形式为

0 0 1 1 0 Si?m(1,2,4,7)?(m1m2m4m7)?0 1 0 1 0

0 1 1 0 1 Ci?m(3,5,6,7)?m3m5m6m7

1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 用74LS138和74LS20构成的电路。如图3－5

SCO

5V

A 1AVCC162BBY0153 CY114CY2136 G1Y3124~G2AY41174LS21D5~G2BY510 9Y65V87GNDY7

74LS138N74LS21D

图3－5

用74LS138和74LS20构成的一位全加器

四、预习及实验要求

1、对本实验的电路设计题按组合逻辑电路设计步骤完整设计出电路原理图并在实验台上验证其功能。

2、查找实验中所用集成电路资料，预习组合逻辑电路的分析和设计方法。 3、预习用译码器74LS138设计组合逻辑电路的步骤。 4、用Multisim10仿真完成全部实验内容。

114 11AVCC141AVCC1AVCC162132131B2D21B4BBY015 3123123NC2CCY1141Y4A11 4411Y2131CNC12A4Y6G1Y312510 51D2B1042B3B~G2AY41169691Y2A5 7~G2BY5102Y3A87GND2YY69GND3Y88 7GNDY7

74LS138D

??74LS20D74LS86D

实验三 MSI组合逻辑电路（2）

一、实验目的

1、掌握组合逻辑电路的分析和设计方法。

/2、掌握常用中规模集成电路（MSI）的逻辑功能和使用方法。 四、 实验设备与器件

3、SAC-DG2实验台（SS01L模块）。

4、 芯片74LS20、74LS00、74LS04、74LS153、74LS283、74LS85 5、 万用表

二、实验原理、内容、步骤 (一) 数据选择器

数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。

数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。

1、八选一数据选择器74LS151

74LS151为互补输出的8选1数据选择器，引脚排列如图，功能如表。 选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。

1） 使能端G＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多 路开关被禁止。

2） 使能端G＝0时，多路开关正常工作，根据地址码A2、A1、A0的状态选 择D0～D7中某一个通道的数据输送到输出端Q。

如：A2A1A0＝000，则选择D0数据到输出端，即Q＝D0。 如：2A1A0＝001，则选择D1数据到输出端,即Q＝D1，其余类推。

43211514131211109716D0D1D2D3D4D5D6D7ABC~GGNDVCCY~W85674LS151D所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列

2、双四选一数据选择器 74LS153

如图，功能如表。

VCC166 1C01Y751C1 41C231C3

102C02Y9 112C1122C2

132C3

14A 2B 1~1G15~2G

8GND

74LS153D

1G、2G为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别

为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。 （1）当使能端1G（2G）＝1时，多路开关被禁止，无输出，Q＝0。

（2）当使能端1G（2G）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。

如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。 A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。

本文来源：https://www.bwwdw.com/article/5i22.html