计算机组成原理（四版）本科生试题库整理附答案

29 设由S，E，M三个域组成的一个32位二进制字所表示的非零规格化数x，真值表示为 x＝(-1)s×(1.M)×2E-127 问：它所能表示的规格化最大正数、最小正数、最大负数、最小负数是多少？

解：（１）最大正数 （２）最小正数

011 111 111 111 111 111 111 111 111 111 11 X = [1+(1-2

-23)]×2

127 （３）最小负数

１111 111 111 111 111 111 111 111 11 111 11 X== -[1+(1-2)]×2 30 画出单级中断处理过程流程图（含指令周期）。 -23127000 000 000 000 000 000 000 000 000 000 -12800 X=1.0×2 （４）最大负数 １00 000 000 000 000 000 000 000 000 000 00 X=-1.0×2-128 9 图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线 15 图1为某机运算器框图，BUS1～BUS3为3条总线，期于信号如a、h、LDR0～LDR3、S0～S3等均为电位或脉冲控制信号。

3位 3位 5位 4位 3位 2位 ××× ××× ××××× ×××× ××× ×× X 目的操作数 源操作数 运算操作 移动操作 直接控制 判别 下址字段

编码表如下：

目的操作数字段 001 LDR0 010 LDR1 011 LDR2 100 LDR3

20 某机器单字长指令为32位，共有40条指令，通用寄存器有128个，主存最大寻址空间为64M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。 a, b, c, d, 源操作数字段 001 e 010 f 011 g 100 h 运算操作字段 MS0S1S2S3 移位门字段 L, R, S, N 直接控制字段 i, j, +1 21 一条机器指令的指令周期包括取指（IF）、译码（ID）、执行（EX）、写回（WB）四个过程段，每个过程段1

22 CPU的数据通路如图1所示。运算器中R0～R3为通用寄存器，DR为数据缓冲寄存器，PSW为状态字寄存器。D-cache为数据存储器，I-cache为指令存储器，PC为程序计数器（具有加1功能），IR为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），如LR0表示读出R0寄存器，SR0表示写入R0寄存器。

机器指令“STO R1,(R2)”实现的功能是：将寄存器R1中的数据写入到以（R2）为地址的数存单元中。

请画出该存数指令周期流程图，并在CPU周期框外写出所需的微操作控制信号。（一个CPU周期含T1～T4四个时钟信号，寄存器打入信号必须注明时钟序号）

28 图1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），DM为数据存储器（受R/W信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。旁路器可视为三态门传送通路。 ① “SUB R3，R0”指令完成(R0)?(R3)?R0的功能操作，画出其指令周期流程图，并列出相应的微操作控制信号序列，假设该指令的地址已放入PC中。 ② 若将“取指周期”缩短为一个CPU周期，请在图上先画出改进的数据通路，然后在画出指令周期流程图。此时SUB指令的指令周期是几个CPU周期?与第①种情况相比，减法指令速度提高几倍？ 取指 PC→AR PCo,G R/W=1 DRo,G M→DR DR→IR R2 →Y R2o,G R0o,G +，G 执行 R0 →X R0+ R2→R0 解：ADD指令是加法指令，参与运算的二数放在R0和R2中，相加结果放在R0中。指令周期流程图图A3.3包括取指令阶段和执行指令阶段两部分。每一方框表示一个CPU周期。其中框内表示数据传送路径，框外列出微操作控制信号。，流程图见左 50 一盘组共11片，记录面为20面，每面上外道直径为14英寸，内道直径为10英寸，分203道。数据传输绿为983040B/S，磁盘转速为3600转/分。假定每个记录块记录1024B，且系统可挂多达16台这样的磁盘，请给出适当的磁盘地址格式，并计算盘组总的存储容量。 解：设数据传输率为C,每一磁道的容量为N,磁盘转速为r,则根据公式C=N·r,可求得： N=C/r=983040÷(3600/60)=16384(字节) 扇区数=16384÷1024=16 故表示磁盘地址格式的所有参数为：台数16，记录面20，磁道数203道，扇区数16，由此可得磁盘地址格式为： 20 17 16 9 8 4 3 0 台号 柱面号 盘面号 扇区号 磁盘总存储容量为： 16×20×203×16384=1064304640（字节）

45 图1所示为传送（MOV，OP码IR0IR100）、加法（ADD，OP码IR0IR101）、取反（COM，OP码IR0IR110）、十进制加法（ADT，OP码IR0IR111）四条指令的微程序流程图，每一框表示一个CPU周期。其中rs,rd为8个通用寄存器R0～R7，每个CPU周期含4个时钟脉冲T1～T4。 ① 设微指令的微命令字段为12位，判别字段和下址字段是多少位？ 2

② 控制存储器EPROM存储容量至少是多少？

③ 给每条微指令分配一个确定的微地址（二进制编码表示）。

④ 写出微地址转移逻辑表达式和转移逻辑图。 ⑤ 画出微程序控制器结构图。

解：（3）因EPROM容量为16单元，微地址寄存器4位即可，设为μA3~μA0 七条微指令地址分配如下表所示，一条微指令只占一个微地址，（可直接填写在流程图右上角和右下角）

微指令序号 当前微地址 下一微地址 1 0000 1000 2 1000 0000 3 1001 0000 4 1010 0000 5 1011 1111 6 1111 0000 7 0100 0000 （2）从流程图看出，P1处微程序出现四个分支，对应4个微地址，用OP码作为测试条件。P2处微程序出现2个分支，对应2个微地址 微地址转移逻辑表达式如下： μA2=P2×Cj×T4 μA1=P1×IR1×T4 μA0=P1×IR0×T4 其中IR1，IR0是指令类寄存器中存放操作码的触发器，T4表示某个节拍脉冲时修改微地址寄存器。 （3）画出逻辑图如图A9.5 Q Q Q Q Q Q Q Q uA3 uA2 uA1 uA0 D °D °D °D T1 CM3 CM2 CM1 CM0 ° ° ° T4 P2 P1 P1 Cj IR1 IR0

本文来源：https://www.bwwdw.com/article/8l7p.html