浙大《 数字电子技术基础》课程期末考试试卷

浙江大学2007–2008学年春学期

《 数字电子技术基础 》课程期末考试试卷

开课学院： 电气学院 ，考试形式：闭、开卷，允许带___计算器___入场 考试时间：2008年 4 月 17 日,所需时间： 120 分钟

考生姓名： _____学号： 专业： ______主考教师： 题序 得分 评卷人 一 二 三 四 五 六 七 八 总 分 一、（27分） 填空写出下列各题的正确答案： 1、（2分）数制、码制转换：

(1) ( 478 )10 = （ ）2 =( ) 8421BCD

2、（2分）已知某单位有2356个人，若要求用一串二进制码给每人分配一个ID号，则至少需要（ ）位二进制进行编码？

3、（2分）某与非门电路的低电平最大输出值是0.4V，高电平输出最小值是2.5V，开门电平和关门电平约等于阀值电平VT=1.4V，则它的低电平输入噪声容限是（ ），高电平输入噪声容限是（ ）。

4、（2分）（在选择处打√）三态与门相当于一个可控的（ 模拟，逻辑 ）开关，传输门相当于一个可控的（模拟，逻辑 ）开关。

5、（3分）（在选择处打√）二个三态门的输出（可以，特定条件下可以，不可以）直接连接在一起，二个与非门的输出（可以，特定条件下可以，不可以）直接连接在一起，二个集电极开路门的输出（可以，特定条件下可以，不可以）直接连接在一起， 6、（6分）设触发器初态是逻辑“0”，画出图示触发器的输出波形 （设初态为0）。

“1”

CP A

1J C1 1K

Q2

A CP 1D C1

Q1

CP A Q1 Q2

7、（2分）与同步时序逻辑电路相比，异步时序电路的最大缺点是（ ），优点是（ ）。

8、（4分）某静态RAM容量为128×4字位，则RAM应该有 条地址线， 条数据线。若用此RAM扩展成1024×8字位的存储容量，则需要新增 条地址线，共需要 片该静态RAM。

9、（4分）在相同分辨率的前提下，并行比较型、逐次逼近型和双积分型AD转换器相互比较，电路复杂程度最高的AD是（ ），转换速度最慢的AD是（ ），转换速度最快的AD是（ ），抗干扰能力最强的AD是（ ）。 二、（23分）简答题

1、 （4分）已知逻辑函数Z=f(A,B,C,D)=∑m(2,3,4,5,9,10,12,15)+∑d(0,1,6,11,13),试用卡诺

图法求其最简与或表达式

2、（7分）写出以下各电路的输出函数表达式，4选1数据选择器的真值表如附表1所示。 A C B

TG 47 k? TTL 1 AB CD +5V TTL & RL Z1

A

B

A1 A0

Z2 W MUX

& S

D0 D1 D2 D3

C “1”

3、（4分）试用一个4输入端的与非门和一个2/4译码器，实现函数Z(A,B)?A?B。2/4译码器的真值表如附表2所示。

A

B

2/4译码器 Y0 A1 A0 S

Y3

& 4、（4分）图示电路是一个典型的RC振荡电路，放大环节由（ ）等元器件组成，反馈和选频环节由（ ）等元器件组成。为使图示电路能够满足振荡所需的相位条件，标出图中运放的同相端和反相端。设RC串并联电路的反馈系数F=1/3，为使图示电路能够满足振荡所需的幅值条件，则R’2和R’1之间应该满足什么关系？

5、（4分）图示电路是用集成运放构成的（ ）电路。设R1=6K，R2=12K，VZ=6V，试定性画出电路的传输特性v0?f(vi)

三、（10分）有一个共阴极的半导体数码管（LED），共五段，分别用P1、P2、P3、P4和P5表示，如图所示。二位二进制计数器的初始状态为“00”，试设计一个译码电路，在CP脉冲的作用下，使数码管轮流显示FEOH（ ）字型。要求写出P1,P2,P3,P4,P5的最简与或逻辑函数表达式。

P1

P2

P4 P5 P3 译码电路 Q1 CP Q0 二进制计数器 四、（12分）由三个D触发器组成的计数器如图所示。

（1）写出各触礁发器的驱动方程（激励方程）。（2）列出状态真值表和状态转换图，说明电路功能。（3）该计数器能否自启动？（4）若计数脉冲CP的频率为700 Hz，进入主循环时从Q0端输出的信号频率是多少？

五、（10分）双向移位寄存器CC40194的电路符号如图所示，功能见附表3，现要求通过循环右移方式，使Q3依次输出“1”、“0”、“1”、“1”的序列脉冲。已知并行置数控制信号如A所示，为实现先并行置数、后右移的功能，在图中括号内填入适当的逻辑信号（“0”、“1”或A），画出该序列脉冲发生电路的连接电路图，并简要说明原理。然后画出移位寄存器输出Q3、Q2、Q1、Q0的波形。

（ ）（ ） Q3 Q2 Q1 Q0 S2 S1

DSR CC40194 DSL

D3 D2 D1 D0

CR （ ）（ ）（ ）（ ） ( ) CP

CP A Q3 Q2 Q1 Q0

六、（18分）按照要求完成下列各题：

1、CC7555构成的电路功能是 ，CC7555内部结构见附图1； 2、画出上电之后vc和vo的波形（至少一个周期长），要使该波形的频率为8Hz，若取R1=10k?，R2=10k?，问C应取多少？写出计算过程；

3、将vo作为74LS163的CP脉冲输入，若要在Q3处得到1Hz的波形，应如何连接(允许使用与非门)？在图中画出连线图；（74LS163的功能表见附表4） 4、将Q3处的1Hz波形作为74LS217的CP脉冲输入，设计一个60进制的秒脉冲计数器，应如何连接(允许使用与非门)？在图中画出连线图。（74LS217的功能表见附表5） vc t vo t

附

图1 CC7555内部结构图

表1 4选1数据选择器真值表 表2 2/4译码器真值表

输 入 输 出 A1 A0 W S A1 A0 Y0 Y2 Y3 Y1 S 1 X X 0 0 0 0 0 0 0 0 1 1 0 1 1 D0 D1 D2 D3 1 0 0 0 0 x 0 0 1 1 x 0 1 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0

表3 CC40194功能表

表4 74LS163功能表

输 入

触发器状态

CP↑ ↑ ↑ ↑ ×

CR0 1 1 1 1

LD CT PCT TD 3D 2D 1D0 Q 3Q 2Q1 Q0

× 0 1 1 1

× × 1 0 ×

× × 1 × 0

×

A 3×

A2

×

A 1×

A 00

A3

0

A 20

A1

0

A0

× × ×

× × ×

× × ×

× × ×

四位二进制加法计数

保持功能 保持功能

表5 74LS217功能表

输 入 触发器状态

D1

CR1 0 0 0 0

LD CPUCP DD 3 D2 D0 ×A ×× ×

Q3 Q 2Q1 Q00 A

× ×0 1 1 1

× ↑1 1

× ×1

× ×D

C

×B ×× ×

0 D

0 C

0 B

× ×

× ×

8421十进制加法计数 8421十进制减法计数

×

↑ 1

×

保持不变

本文来源：https://www.bwwdw.com/article/m4fp.html