计算机组成原理总复习(2013)

概念

CPU ALU 运算器 字长 地址 存储器 控制器

数据 字节 字 硬件 软件 总线

输入设备 输出设备 应用软件

编译程序 解释程序

校验码

纠错

系统软件 操作系统

数据库管理系统 原码 补码 反码 阶码 尾数 机器零

定点数 双译码

浮点数

BCD码 RAM ROM

码 检错码

单译码

SRAM DRAM

刷新 刷新周期 死时间 集中式刷新 分散式刷新

异步式刷新 高速缓冲存储器(CACHE) 虚拟存储器 页式管理段式

物理地址(实地址)

逻

管理 段页式管理 程序访问的局部性 LRU FIFO

辑地址(虚地址) 指令 指令系统 指令操作码 定长指令 变长指令 寻址方式

指令周期 机器周期 时钟周期 IR PC PSW 数据通路 指令流程图 同步

联合控制方式

微命令

微操作

微指令

微程

控制方式 异步控制方式

序 控制存储器 水平型微指令 垂直型微指令 内部总线 系统总线 单总线

结构 双总线结构 三总线结构 串行传送 并行传送 图形 图象 象素 分辨率 灰度级

存储密度 存储容量 平均定位时间定位时间 找道时间 等待时

接口 程序直接控制 程序中断控制方式 DMA

外中断

通道 字节多路通道

方式

间 数据传输速率

选择题练习

通道方式 中断 内中断 成组多路通道

选择通道

1、若浮点数用补码表示，则判断运算结果是否为规格化数的方法是___C___。

A. 阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数

C. 数符与尾数小数点后第一位数字相异为规格化数 D. 数符与尾数小数点后第一位数字相同为规格化数

2、16位字长的定点数，采用2的补码形式表示时,所能表示的整数范围是__A____。

A . -215 ~ +（215 -1） B. -（215 –1）~ +（215 –1） C. -（215 + 1）~ +215 D. -215 ~ +215

3、 容量是128M*32的内存，若以字节编址，至少需要___B___根地址线。

A. 16 B. 29 C. 27 D. 32

4、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是__B__。

A、0~64K B、0~32K C、0~64KB D、0~32KB

5、主存贮器和CPU之间增加cache的目的是___B___。

A. 扩大主存贮器的容量

B. 解决CPU和主存之间的速度匹配问题 C. 扩大CPU中通用寄存器的数量

D. 既扩大主存的容量，又扩大CPU通用寄存器的数量

6、以某个寄存器的内容为操作数地址的寻址方式称为___D___寻址。

A. 直接 B. 间接 C. 寄存器直接 D. 寄存器间接

7、 在cache的映射方式中不需要替换策略的是___B___。

A. 全相联映射方式 B. 直接映射方式 C. 组相联映射方式

8、 在CPU中跟踪指令后继地址的寄存器是___B___。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

9、. 微程序控制器中，机器指令与微指令的关系是___B___。

A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微程序来解释执行

C. 每一段机器指令组成的程序可由一条微指令来执行

D. 每一条微指令由机器指令来解释执行

10、 微程序控制存储器容量为128 X 36位，测试条件有4个，微指令采用水平格式，则对应的3个字段长

度分配是 C 。

A . 控制字段29位，测试字段2位，微地址字段5位 B . 控制字段26位，测试字段4位，微地址字段6位 C . 控制字段25位，测试字段4位，微地址字段7位 D . 控制字段26位，测试字段2位，微地址字段8位

11、

SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为___D___。 A 64，16 B 16，64 C 64，8 D 16，16 。

12、 四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能___B___。

A.行波进位 B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位 D.组内行波进位，组间先行进位

13、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是___B___。

A.DRAM B.SRAM C.闪速存储器 D.EPROM

14、相联存储器是按___C___ 进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式

C．内容指定方式 D。地址指定与堆栈存取方式结合

15、操作控制器的功能是__D____。

A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

16、

以下四种类型指令中，执行时间最长的是___C___。

A .RR型指令 B. RS型指令 C SS型指令 D. 程序控制指令

17、在多级存储体系中，“cache—主存”结构的作用是解决___D___的问题。

A.主存容量不足 B.主存与辅存速度不匹配 C.辅存与CPU速度不匹配 D.主存与CPU速度不匹配

18、采用虚拟存贮器的主要目的是__B____。

A. 提高主存贮器的存取速度

B. 扩大主存贮器的存贮空间，并能进行自动管理和调度 C. 提高外存贮器的存取速度 D. 扩大外存贮器的存贮空间

19、程序控制类指令的功能是___D___。

A.进行算术运算和逻辑运算 B.进行主存与CPU之间的数据传送 C.进行CPU和I/O设备之间的数据传送 D.改变程序执行的顺序

20 由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用___B___来规定。

A.主存中读取一个指令字的最短时间 B.主存中读取一个数据字的最长时间 C.主存中写入一个数据字的平均时间 D.主存中取一个数据字的平均时间

21、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最大正整数是___A___。

A. +（2-1） B.+（2-1） C. +2 D. +2

22、在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用___C___来实现。

A.译码电路 与非门 B.编码电路 或非门 C.溢出判断电路 异或门 D.移位电路 与或非门

23、双端口存储器所以能高速进行读写，是因为采用___B___。

A.高速芯片 B.两套相互独立的读写电路 C.流水技术 D.新型器件

24、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是___A___。

A.0-1M B.0-4MB C.0-4M D.0-1MB

25、寄存器间接寻址方式中，操作数处在___B___。

A.通用寄存器 B.主存单元 C.程序计数器 D.堆栈

31

30

31

32

26、存贮单元是指___B___。

A.存放一个二进制信息位的存贮元 B.存放一个机器字的所有存贮元集合 C.存放一个字节的所有存贮元集合 D.存放两个字节的所有存贮元集合

27、

计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是___B___。 A.0~64K B.0~32K C.0~64KB D.0~32KB

28、

对于对某个寄存器中操作数的寻址方式称为____C__寻址。 A.直接 B.间接 C.寄存器 D.寄存器间接

29、

没有外存贮器的计算机监控程序可以存放在__B____。 A RAM B ROM C RAM 和 ROM D CPU

30、

定点二进制运算其中，减法运算一般通过___D___来实现 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 补码运算的十进制加法器 D 补码运算的二进制加法器 31、

在虚拟存贮器中，当程序正在执行时，由___D___完成地址映射。 A 程序员 B 编译器 C 装入程序 D 操作系统

32、

指令系统中采用不同寻址方式的目的主要是___B___。

A 实现存贮程序和程序控制 B 缩短指令长度，扩大寻址空间，提高编程灵活性 C 可以直接访问外存 D 提供扩展操作码的可能并降低指令译码难度 33、

用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是___C___。 A.0≤│N│≤1-2C.0≤│N│≤1-2

34、

运算器虽有许多部件组成，但核心部件是__BC____。

A.数据总线 B.算术逻辑运算单元 C.多路开关 D.累加寄存器

-（16+1）

B.0≤│N│≤1-2

-16

-（16-1）

D.0≤│N│≤1

35、为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址 36、

单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外， 另一 个数常需采用___C___。

A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式

37、 某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为___D___。

A 8， 512 B 512， 8 C 18， 8 D 19， 8 38、 在机器数__B____中，零的表示是唯一的。

A 原码 B 补码 C 移码 D 反码

39、 微程序控制器中，机器指令与微指令的关系是___B___。

A 每一条机器指令由一条微指令来执行 ；

B 每一条机器指令由一段用微指令编成的微程序来解释执行 ； C 一段机器指令组成的程序可由一条微指令来执行 ； D 一条微指令由若干条机器指令组成 ；

40、 32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是___B___。

A [0，1 – 2] B [0，1 – 2] C [0，1 – 2] D [0，1]

41、 CPU中跟踪指令后继地址的寄存器是___B___。

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器

-32

-31

-30

填空题练习

1、真值为—1011011则它的原码为 11011011 ，反码为 10100100 ，

补码为 10100101 ，移码为 00100101 。

2、 微程序控制器主要由 控制存储器__， 微指令寄存器 _和___地址转移逻辑 __三大部分组成。 3、 流水线CPU存在的主要问题是相关冲突，主要包 括 数据相关 、

资源相关 、和 控制相关

4、Cache的地址映射方式有 全相联映射 、 组相联映射

和 直接 映射方式。

5、128K*8的DRAM芯片内部采用行列相等的双译码结构，则共有 1024 行和

1024 列，若单元刷新间隔不超过2mm ，采用异步刷新方式，则刷新信号的间隔是 2 μS。 6、虚拟存贮器通常由主存和 辅存 两级存贮系统组成。为了在一台特定的机器上执行程序，必须把 程序的逻辑地址 映射到这台机器主存贮器的 物理地址 空间上，这个过程称为地址映射。 7、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式： 时间 并行、空间并行和 时间加空间并行 。

8、操作控制器依据 指令操作码译码器的输出 信号 、 执行部件的反馈 信号 和 时序产生器的时序 信号来产生控制命令信号的。 9、指令的寻指方式有 顺序 寻指和 跳跃 寻指两种。

10、为了兼顾速度、容量和价格的要求，计算机存储体系一般由 高速缓冲存储器 、 主存 和 辅存 组成三级存储系统。

11、硬布线控制器的基本思想是:某一微操作控制信号是_指令操作码_译码输出, 执行部件_信号和 时序产生器的时序 信号的逻辑函数. 12、 CPU周期也称为_机器周期_；一个CPU周期包含若干个_时钟周期_。任何一条指令的指令周期至少需要

_2 个CPU周期。

13、移码表示法主要用于表示._浮点_数的阶码，以利于比较两个_浮点数_的大小和 ._移位_操作。

14、微程序设计技术是利用___软件___方法设计___计算机硬件___的一门技术。具有规整性、可维护 性、_灵活性_等一系列优点。

15、广泛使用的 _SRAM_和 _DRAM_都是半导体随机读写存储器。前者的速度比后者快， 但 _集成度_不如后者高。

16、形成指令地址的方式，称为_指令建起_方式，有 ___顺序___寻址和 __跳跃____寻址。 17、CPU从 _主存_取出一条指令并执行这条指令的时间和称为 ___指令周期___。由于各种指 令的操作功能不同，各种指令的指令周期是 __长短也不同____。

18 、一个定点数由 _符号_和 ___数值___两部分组成。根据小数点位置不同，定点数有 __纯小数____和

纯整数之分。

19、总线是构成计算机系统的 _公共数据通路_，是多个 ______部件之间进行数据传送的

___公共___通道

20、主存与cache的地址映射有 ______、 ______、 ______三种方式。其中组相连 方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来 说较为理想。

21、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式 ______并行； ______并行； ______并行。

22、Cache是一种 ___调整缓冲___存储器，是为了解决CPU和主存之间 ___速度___不匹配而采用 的一项重要硬件技术。现发展为多级cache体系， ______分设体系。

23、设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E = （PC） + D，则为___相对___寻址方式；若E = （I）+ D ，则为___基址___；若为相对间接寻址 方式，则有效地址为__E=（{PC}+D）____。

24、在进行浮点加减法运算时，需要完成___对阶___、尾数求和、___结果规格化___、合入处理和___溢出判断___

等步骤。

25、动态半导体存贮器的刷新一般有.___集中式___、___分散___和___异步___三种方式。

26、CPU中至少有如下六类寄存器__指令____寄存器，___程序___计数器，___地址___寄存器，通用寄存器，

状态条件寄存器，缓冲寄存器。

27、CPU从______取出一条指令并执行这条指令的时间和称为______。由于各种指令的操作功能不同，各种指令

的时间和是不同的，但在流水线CPU中要力求做到______。

28、在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有___DMA___方式，__通

道____方式，和__外围处理机____方式。

29、微程序控制器主要由______、______ 、______三大部分组成。

30、CPU中，保存当前正在执行的指令的寄存器为__指令寄存器____，保存当前正在执行的指令的地址

的寄存器为__程序计数器____，保存CPU访存地址的寄存器为__地址寄存器____。 31、{（26）16∨（63）16}⊕（135）8的值是__（3AH）___。

32、正数补码算术移位时，符号位不变，空位补__0___。负数补码算术左移时，符号位不变，低位补__0____。

负数补码算术右移时，符号位不变，高位补___1___，低位舍去。

33、并行处理技术已经成为计算机技术发展的主流。从原理上概括，主要有三种形式：______并行，______并

行，______并行。

计算练习

[1] 已知一个数的真值，原码，反码或补码，写出其余的值及补码的奇校验位。

真值 97/128

0 100000 原码 0.11001 1.01110 反码 1.11101 补码 补码的奇校验位（一位） 0

[2]已知一个数的真值，原码，反码，补码或移码，写出其余的值及补码的偶校验位。

真值 63

10101 原码 10111 110011 反码 移码 10111 补码 补码的偶校验位（一位） [3] 定点数计算

1、已知X=—0.1110和Y=0.0101，用变形补码计算X＋Y和X－Y，同时指出运算结果是否溢出？

2、已知X= —43/64和Y=25/32，用变形补码计算X＋Y和X－Y，同时指出运算结果是否溢出？

3、用补码阵列乘法计算X×Y

51x??64

21y??32

[4]设阶码为4位，尾数为8位，均包括一位符号位，阶码和尾数都采用补码表示；按机器浮点运算方法计算

1、x-y的浮点数的值。

27x?(2?)

32?3

19y??(2?)

32?22、计算x+y的浮点数的值

3、有以下两浮点数（阶码和尾数都用补码表示）

X 阶码 0001 尾数 0.10110101 Y 阶码 1111 尾数 1.01100110 求X－Y之值。

三、简答题

1、移码和补码的关系是怎样的？（范围一样，符号位相反）

2、指令中操作数所在的位置有哪些？（1、指令中：立即数寻址，2、寄存器中：寄存器寻址，3、存储器中：其它寻址方式）

3、定点运算溢出的判断方法有哪些？分别是怎么判断的？（单符号、双符号判断法） 4、存取时间、存储周期、存取周期各是什么？

5、DRAM刷新方式有哪些？什么是刷新周期？（集中式，分散式） 6、CPU中PC、IR、AR、DR、PSW各是什么部件，其作用是什么？

7、程序查询方式、程序中断方式、DMA方式、通道方式哪些方式的CPU能够和外部设备并行工作？

8、程序中断方式和DMA方式中，CPU在响应时间上有什么差异？（中断响应必须在一条指令执行完后，DMA可以在指令执行中响应）

9、在微命令编码中，同一段中微命令相互间有什么要求？（必须是互斥的）

10、流水线中通常有哪几种冲突？怎么解决？（资源相关、数据相关、控制相关） 11、什么是DMA方式？它是在什么部件间实现传送？ 12、通道分哪几类，各适用哪些外部设备？

13、水平型微指令和垂直型微指令性特点是什么？

14、存储器扩展有哪几种方式？连接上有什么特点？（位数扩展、字存储单元扩展、字向和位向同时扩展） 15、主存与CACHE的地址映射方式有哪几种？哪种方式不用替换策略？（直接映射、全相联映射、组相联映射）

16、标量流水线和超标量流水线有什么区别？

17、一个10位二进制数补码，用6个1和4个0表示时，其最大值和最小值分别是多少？ （0111111000（504）、100011111（－481））

18、某微机的CPU主频为100MHz，CPU时钟周期是多少？（10ns） 指令执行速度为0.5MIPS，则该机的平均指令周期是多少？（2us）

19、设字长和指令长度均为30若指令系统可完成180操作，且具有5寻址方式，则在保证最大范围内直

接寻址的前提下，指令字中操作码占多少位，直接寻址的最大范围是多少？（8位，512K）

20、设计算机的存储器为128K×16位，cache容量为1KW（KW，千字），每块16字。cache字地址有多少位？（10位）cache中可装入多少块数据。（64块）

四、64K×1位双译码结构存储芯片的存储体阵列的行数和列数是多少？（256，256）。若使用的存储芯片为动态RAM，设该存储器的刷新一行的时间是0.5μs，该存储器的在一个刷新周期中实际刷新时间是多少？（256*0。5=128 μs）。刷新周期为8MS，采用分散式刷新时每间隔多少时间刷新一行？（8/256*1000=312μs）

五、设ADD R1，R0的操作码为0100，根据指令流程图和微操作序列，按下列微指令格式，设计出微代码，填到控制存储器的表格里，并将每条微指令地址标在指令流程图上。微指令24位，其中顺序字段μA3μA2μA1μA0为下微地址，P1、P2为测试字段，P1=1表示按指令操作码进行微地址转移，P2这里取0。要求：取指微指令从0000连续存放，本条机器指令的解释微指令也连续存放。

微地址 微指令 μA3~μA0 PCi PCo ARi R/W DRi DRo IRi IRo R0iR0oR1iR1o xi yi ALo＋ －G P1P2 μA3~μA0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0110 0001 0000 0000 0000 0000 0000 0000 0110 0000 0000 0000 0000 0000 0000 0001 0100 1000 0000 0000 0000 0100 1000 0011 0100 0000 0110 0100 0100 0000 0001 0010 0011 0101 0110 0000 存储器设计

[1]有一个1024K×32位的存储器，由128 K×8位的DRAM芯片组成。问：

（1） 总共需要多少DRAM芯片？ （2）此存储体组成框图。

（3）采用异步刷新方式，如果单元刷新间隔不超过8 mS，则刷新周期（一行）是多少？ 解：

（1）需要(1024K/128K) ×(32/8)=8(组)×4(片堆叠)=32(片) （2）存储器组成框图

A19 A18 A17 3-8 译 码 器 Y7(111) 。。。。。。 Y2(010) Y1(001) Y0(000)

。。。。。。 CS CS CS CS 128K×8 128K×8 128K×8 128K×8 （2）

（3） 新周期即单芯片刷新时间间隔

128K=27×210=217=28×29=256(行) ×512(列) 刷新周期=8mS/256=8000μS/256=31.25μS

[2] 某计算机中,已知配有一个地址空间为0000H~3FFFH的ROM区域采用16K×8的 EPROM。现在再用一种 SRAM芯片(8K×8)形成32K×16的RAM区域,起始地址为8000H. 假设 RAM芯片有片选

CS和WE信号控制, CPU的地址总线为 A15-A0,数据总线为 D15-D0,控制信号为 R/W(读/写), MREQ (访存),要求:

(1) 画出地址译码方案.

(2) 将 ROM与RAM同CPU连接.

解:

ROM区地址范围0000—3FFFH 片内地址需要 14根地址线. A0~A13

构成ROM需要的EPROM= （16K/16K ）×（16/8）=1（组字扩展）×2（片字扩展）

构成RAM需要的SRAM=(32K/8K) ×(16/16)=5(组字扩展) ×1(片位扩展) 片内地址需要A0~A12 13根地址线

将CPU的A0~A12并接到每个芯片的片内地址A0~A12，用CPU的高3位地址A13~A15

进行地址译码作为每个存储芯片的片选，由于A13是ROM的地址重复参加译码产生Y0，Y1两个译码输出，故用一与门，这样无论A13=0还是A13=1，都会选中同一片ROM。整个地址分配如下： 地址 存储器 对应的译码 0000—3FFF ROM Y0，Y1 （000，001） 4000—7FFF 空 8000—9FFF RAM1 Y4（100） A000—BFFF RAM2 Y5（101） C000—DFFF RAM3 Y6（110） E000—FFFF RAM4 Y7（111） A15 A14 A13 A12 ~ 3-8 译 码 器 C B A Y7(111) Y6(110) Y5(101) Y4(100) Y3(011) Y2(010) Y1(001) Y0(000) CS 8000H~ 9FFFH A000H~ BFFFH C000H~ DFFFH E000H~ FFFFH

CS 8K×16 R/W CS 8K×16 R/W CS 8K×16 R/W CS 8K×16 R/W 16K×8 0000H～ 3FFFH １６位数据总线

四、微程序控制器

[1]已知某机采用微程序控制方式，控制存储器容量为512*48位，微程序在整个控存中实现转移，

控制微程序转移的条件共4个，微指令采用水平格式，后继微指令地址采用断定方式。请问： （1） 微指令的三个字段分别应是多少？

（2） 画出这种微指令格式的微程序控制器逻辑图。

[解] （1）控存容量512 *48 =29*48 故微地址有9位 下地址字段为9位，控制转移条件4个，占用测试字段4位，控制字段为48-9-4=35位。

35位 4位 9位 控制字段 测试字段 下地址字段

[2]如图所示，双总线结构机器的数据通路，图中IR为指令寄存器，PC为程序计数器，M为存储器，AR为地址寄存器，A总线与个寄存器的输入相联， B总线与寄存器的输出总线相联，请画出以下指令的周期流程图，并标出每个微操作信号序列。

（1） 存数指令, STA R1，（R2）；含义是将寄存器R1的内容传送到以R2内容为地址的主存

单元中去;

（2） 取数指令, LDA （R3），R0 ;含义是将(R3)为地址主存单元的内容取到寄存器中R0; （3） 加法指令, ADD （R1），R3; 含义是将R1间址的存储单元与R3相加,结果再送到R3.

解：（1）STA R1，（R2）

PC→AR 取指 M→DR DR→IR R2-→AR STA R1，（R2） R1→DR DR→M

（2） LDA （R3），R0

PCo,G,ARi___R/W?RDRo,G,IRiR2o,G ,ARiR1o,G,DRi______R/W?W

PC→AR 取指 M→DR DR→IR R3-→AR LDA （R3），R0 M→DR DR→R0

PC→AR M→DR PCo,G,ARi___R/W?RDRo,G,IRiR3o,G ,ARi___R/W?RDRo,G,R0iPCo,G,ARi___R/W?R

取指 R1-→AR M→DR DR→X ADD R3, (R1) R3→Y X+Y→R3

R1o,G,ARi

___R/W?RDRo,G,XiR3o,G,Yi?,G,R3i

本文来源：https://www.bwwdw.com/article/o2n3.html