两级运放

《模拟集成电路设计》课内实验报告

福州大学物信学院

《模拟集成电路设计》 课内实验报告

实验题目： 二级运放的设计

组 别： 第 2 组

姓 名：

学 号： 同组姓名：

系 别： 物理与信息工程学院 专 业： 微电子科学与工程 年 级： 2013

指导老师： 实验时间： 2015年12月18日

1

《模拟集成电路设计》课内实验报告

一、 实验目的

1. 学习运放中管子尺寸的设计

2. 学习运放组成的线性反馈系统的稳定性和频率补偿 3. 学会稳定性判据和相位裕度的概念 二、 实验器材

实验软件：Hspice

实验工艺： 2.5V 0.25um MOS工艺模型

三、

实验内容

1. 设计一个运放，使其直流增益≥60dB,单位增益负反馈相位裕度≥450（输出端接 1PF 电容负载），电路图结构如图一所示

2. 设计好符合要求的运放后，把图一画在实验报告上，并标明 W,L,M（管子个数）、 Iref、Cc 的值

3. 把 VdB（Vout）和 VP(Vout)的曲线画在实验报告上，并求出所设计运放的实际单位增益负反馈的相位裕度。

注： 1. 在网表中，可把 Cc 放在结点 A 与 Vout 之间。若需补偿右半平面零点时，可加电阻 R 与 Cc 串联。

2. 网表中 Vdd，C0，L0，CL 不能改变值外，其余尺寸都需自己设计 3. 设计的值 Iref≤10uA,Cc≤5PF。 4. M1 和 M2 的个数 M 为偶数 5. M3 和 M4 的个数 M 为偶数 四、

实验仿真波形及原理分析

1、设计思路：

2

《模拟集成电路设计》课内实验报告

（1）首先分配好各个支路的电流，和各个管子的过驱动电压，求得各个管子尺寸，先将增益做到60dB。

（2） 考虑到过驱动电压对输出摆幅的影响，假定各个管子的过驱动电压都约为

gmro?uncoxwIDL150mv，并且共源级的本征增益

1??IDwLuncox，因此电流不宜太大，否则增益将下

ID降，设IREF=5uA，即流过M8、M7、M6、M5的电流都为5uA，而设计要求M1、M2、M3、M4的个数均为偶数，于是就假定这四个管子都分别并联2个，可得流过每个管子的电流为1.25uA。

（3）根据（2）的分析结果，通过计算求得相应尺寸。但是发现M1~M4管子宽长比过小，甚至小于1。因此M7并联上2个，使M1~M4,M7电流翻倍。此时再次计算，并将M1~M4的L均设为0.5um，以使W·

L最大，提高增益。

（4）至此进行仿真，发现增益达到61.9dB，满足增益要求 （5）测量相位裕度，发现不满足要求，并进行密勒补偿，使用spice扫描语句找出最佳的补偿电容和电阻。 最终得到下图的尺寸和补偿电容与电阻。

3

《模拟集成电路设计》课内实验报告

2、分析lis文件：

4

《模拟集成电路设计》课内实验报告

从图中可发现各个管子的过驱动电压均在150mv左右，并且管子都处于饱和区，并且M5的直流工作点VDS=1.2v，上下可摆动的电压总幅度有2.4v左右，并且由于给各个支路的电流分配电流相对较小，因此功耗也较小，约为5uw。 3、相位裕度分析：

使用hsipce的.measures语句对相位裕度进行测量，选定在补偿电容为4pf时扫描出最适合的补偿电阻，以消除密勒补偿带来的零点，分析如下：

从图中找到增益交点为0dB时对应的相位为-120.1298度，因此选定补偿电容和电阻为4pf和13k欧。 4、图形分析：

5

本文来源：https://www.bwwdw.com/article/u3lr.html