计算机组成原理试卷1及答案

哈工大 学年 秋 季学期

班 号 得分 计算机组成原理 试

注意行为规范 ， 遵守考试纪律 ！

题 号 得 分 一 二 三 四 五 题 姓 名 六 七 八 一、填空（12分） 1. 某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写

出它所能表示的最大正数 ，非0最小正数 ，最大负数 ，最小负数 。

2. 变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 ， 指令提供 ； 而在变址寻址中，变址寄存器提供 ，指令提供 。

3. 影响流水线性能的因素主要反映在 和 两个方面。 4. 设机器数字长为16位（含1位符号位）。若1次移位需10ns，一次加法需10ns，则补码除法需 时间，补码BOOTH算法最多需要 时间。

5. CPU从主存取出一条指令并执行该指令的时间叫 ，它通常包含若干个 ，而后者又包含若干个 。 组成多级时序系统。

二、名词解释(8分)

1. 微程序控制

1．微程序控制

答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

2. 存储器带宽

2．存储器带宽 答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

3. RISC

3．RISC

答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统执行速度的目的。

4. 中断隐指令及功能 4．中断隐指令及功能

答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

三、简答（18分）

1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。

答：

总线在完成一次传输周期时，可分为四个阶段：

?

申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目

构决定下一传输周期的总线使用权授于某一申请者；

?

设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

?

的模块；

? 结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。

2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。

(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。

2．答：

（1）若Cache采用直接相联映像：

字块中含64个字节，字块的位数为b=6。

Cache中含有256个字块，所以字块地址位数c=8。 主存容量为1M字节，总位数为20。 主存字块标记位数t=6。

（2）若Cache采用四路组相联映像，

字块中含64个字节，字块的位数为b=6。 每组含有四个字块，每组含256个字节。

Cache中含有64个字块，所以组地址位数q=6。 主存容量为1M字节，总位数为20。 主存字块标记位数t=8。

3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。

中断源 屏蔽字 0 1 2 3 4 L0 L1 L2 L3 L4

3．答：

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下： 中断源 L0 L1 L2 L3 L4

屏蔽字 0 1 2 3 4 0 1 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 1 1 1 0 0 0

4. 某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。

（1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围； （3）一次间址的寻址范围； （4）相对寻址的寻址范围。

4．答：

（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位； （2）-64~63； （3）216； （4）216． 第 3 页（ 共 7 页）

试题： 学号： 姓名 四、（6分）

设阶码取3位，尾数取6位（均不包括符号位），按浮点补码运算规则

911计算 [25?] + [24?(?)]

1616答：

被加数为

0,101;0.100100，[x]补 = 00,101; 00.100100

加数为 0,100;1.010100，[y]补 = 00,100; 11.010100 （1）对阶：

[△j]补 = [jx]补- [jy]补 = 00,101 + 11,100 = 00,001

即△j = 1，则y的尾数向右移一位，阶码相应加1，即

[y]’补= 00,101; 11.101010

② 求和

[Sx]?+[Sy]?= [Sx]?+[Sy]补 补补补 = 00.100100 + 11.101010

= 00.001110

即 [x+y]补 = 00,101; 00.001110 尾数出现“00.0”，需左规。 ③ 规格化

左规后得 [x+y]补 = 00,011; 00.111000 ∴[x+y]补 = 00,111; 00.111000

五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备为例）。（8分）

答：DMA方式接口电路的基本组成框图如下：

以数据输入为例，具体操作如下：

① 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“满”（如果I/O 设备是面向字符的，则一次读入一个字节，组装成一个字）； ② 设备向DMA接口发请求（DREQ）；

③ DMA接口向CPU申请总线控制权（HRQ）；

④ CPU发回HLDA信号，表示允许将总线控制权交给DMA接口； ⑤ 将DMA主存地址寄存器中的主存地址送地址总线； ⑥ 通知设备已被授予一个 DMA 周期（DACK），并为交换下一个字做准备；

⑦ 将DMA数据缓冲寄存器的内容送数据总线； ⑧ 命令存储器作写操作； ⑨ 修改主存地址和字计数值；

⑩ 判断数据块是否传送结束，若未结束，则继续传送；若己结束，（字计数器溢出），则向CPU申请程序中断，标志数据块传送结束

六、（10分）设CPU共有16根地址线，8根数据线，并用MREQ作访存控制

信号，用R/W作读写控制信号，现有下列存储芯片：

RAM：1K×8位、2K×4位、4K×8位

ROM：2K×8位、4K×8位

以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求：

（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户

程序区。 （2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址

范围。

（3）详细画出存储芯片的片选逻辑。

AiA0AiA0CSOEWECSPD/ProgrROMRAMDnD0

DnD0

G1G2AG2BCBAY7Y6OE允许输出 WE允许写 Y0

74138

方法一：

答：地址空间描述如下： ROM对应的空间：

1111 1111 1111 1111 1111 0000 0000 0000 RAM对应的空间：

1110 1111 1111 1111 1110 1000 0000 0000

选择ROM芯片为2K×8位的两片，RAM芯片为2K×4位的两片

本文来源：https://www.bwwdw.com/article/cfcf.html