数字电路期末试题

更新时间:2023-03-29 00:55:01 阅读量: 互联网资料 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

包括基本数字电路中组合逻辑和时序逻辑部分的试题。

班级 学号 姓名

---------------------------------------------密-------------------------------------封---------------------------------线----------------------------------------- 德州跃华职业学校 2010学年第一学期2010级 电子 专业 《数字电路基础》课程补考试卷 注意:1、本试卷共 4 页; 2、考试时间:120分钟

一、 填空题(本大题共7小题,每空2分,共40分) 1. 在决定某件事情的各个条件中,只要具备一个或几个时,这件事情就能发生,那么这件事情和各个条件的关系叫 ,逻辑式为: 。 2. 常用数制有 进制、 进制、 进制、 进制。 二进制只有 和 两个数码。进位规律是 。 3.(13)10 =( )2 110010B = Q 10001010H = D 4. 逻辑函数的化简方法主要有: 化简法和 化简法。 5. A B = A B = 6. Y = A B ,现已知A = 0,B = 1,那么Y = 7.逻辑代数最基本的运算有:

和。 二、单项选择题(本大题共10小题,每题2分,共20分) 1. 下列四个数中与十进制数(11)10相等的二进制数是( )。 A、(1010)2 B、(1011)2 C、(1100)2 D、(1001)2 2.. 下列逻辑等式中,不成立的是( )

A、= B、=+

包括基本数字电路中组合逻辑和时序逻辑部分的试题。

C、+AB=+B D、A+AB=A

3. 已知F=,已知A=0,B=1,C=1,D=1,那么F= ( )

A、0 B、1

4. 下列电路中,不属于组合逻辑电路的是( )。

A、 全加器 B、计数器

C、编码器 D、比较器

5. 能使逻辑函数ABC值为1的A、B、C的取值组合为:( )

A、000 B、010

C、011 D、100

6. 在卡诺图中若同时圈四项,则可以消去( )个变量。

A、一 B、二 C、三 D、四

7. 构成计数器的基本电路是( )

A、或非门 B、与非门 C、触发器

8. 能实现“有0出0,全1出1”逻辑功能的是( )。

A、与门 B、或门 C、非门 D、或非门

9. 数据选择器是在( )信号(又称地址输入)信号的作用下,从多路数据通道

中选择某一通道的数据传输到输出端。

A、选择输入 B、进位 C、比较

10. 在异步三位二进制递增计数器中,第1个脉冲输入后,计数器状态

( ),第二个脉冲后,计数器状态变为( )

A、000 001 B、001 010 C、010 011

三、判断题(本大题共5小题,每题2分,共10分)

1. 组合逻辑电路的特点是输出只与输入有关,而与之前的状态无关。( )

2. 在逻辑电路的连接过程中,每个集成块都要接地。 ( )

3. 计数器工作前,要把所有触发器置0,这一过程称为清零或复位。( )

4. 数据选择器又叫多路调制器,有多个输入端,一个输出端。 ( )

5. 计数器按计数单元中触发器翻转的顺序不同,可分为同步和异步计数器。( )

包括基本数字电路中组合逻辑和时序逻辑部分的试题。

四、按要求化简下列式子(共2小题,每题5分,共10分)

1. Y = AB +

+AC(用卡诺图化简)

2. Y = AB+AB (用代数法化简)

五、作图题(本题5分)

1. 下图为门电路的输入信号波形,试画出输出波形。

六、分析题(本大题共5分)

写出如下图所示组合逻辑电路的表达式。

包括基本数字电路中组合逻辑和时序逻辑部分的试题。

七、设计题(本大题共10分)

在举重比赛中,有甲、乙、丙三位裁判,其中甲为主裁判,当两位或两位以上裁判(其中必须包括甲裁判在内)认为运动员上举合格,才可发出合格信号,试用与非门设计上述要求的组合逻辑电路。

本文来源:https://www.bwwdw.com/article/enun.html

Top