电子科技大学集成电路实验报告——模拟集成电路

CMOS模拟集成电路设计及HSPICE使用

实验学时：4学时

实验一 CMOS工艺参数测量 一、实验目的：

学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn, p, n,Vtp,Vtn，为后续实验作准备。

二、实验内容：

1） 通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；

2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn

1W

Kn()n(VGS Vtn)2(1 nVDS)，求得对应的工艺参数2L

kp,kn, p, n,Vtp,Vtn 。

三、实验结果：

本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。

先确定W。W等于学号的最后一位，若学号最后一位=0，则W=10u。所以，本实验中所测试的NMOS管、PMOS管的尺寸为：

（1） 测0.5um下NMOS和PMOS管的I-V特性曲线

所用工艺模型是 TSMC 0.50um。

所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：

所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：

所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：

所测

得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：

（2）计算TSMC 0.50um工艺库下mos管对应的工艺参数

测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为： NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U

VIN IN 0 1 VOUT OUT 0 1.2

.OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1

*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1)

.LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END

所测得的NMOS管电流曲线为：

所测的数据如下表：

根据公式IDSn

1Kn()n(VGS Vtn)2(1 nVDS)，计算kn, n,Vtn，分别为： 2L

kn 119 10-6, n 0.028,Vtn 1.37

测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为： POMS I-V Characteristic

M1 OUT IN Vdd Vdd CMOSP L=1U W=8U

VIN Vdd IN 1 VOUT Vdd OUT 1.2

.OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1

*.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2

.PRINT DC I(M2)

.LIB "C:\synopsys\project\tsmc_050um_model.lib" CMOS_MODELS .END

所测得的PMOS管电流曲线为：

所测的数据如下表：

计算TSMC 0.50um 工艺中 pmos 参数pptp，分别为：

Kp 54.89 10-6, p 0.017,Vtp 0.927

综上所述，可得：

四、思考题

2） 不同工艺， p, n不同。较小的工艺， 值较大，为什么？

答：减小量为△L,那么实际沟道长度就为L'=L-△L，L'实际上是Vds的函数，1/L'≈（1+△L/L）/L，假设△L/L和Vds之间是线性关系，△L/L=λVds，通常用λ表示沟道长度调制系数。沟道长度调制使Id/Vds的特性曲线出现非零斜率这样就使得源极和漏极之间的电流源不理想。参数λ表示给定的Vds增量所引起的沟道长度的相对变化量，所以对于较短的沟道（较小的工艺）λ较大。

实验二 CMOS差分放大器设计

1. 实验目的

学习和掌握CMOS 差分放大器的增益估算的基本原理；了解CMOS 差分放大器的-3dB频率特性；学习和掌握计算CMOS 差分放大器ICMR的方法；熟练掌握CMOS 差分放大器的设计步骤和仿真方法。

2. 实验内容

用TSMC 0.5um工艺设计差分放大器，要求满足以下条件：

电源电压Vdd 5V

转换速率SR 10V/us(CL 5pF) -3dB带宽f 3dB 100KHz(CL 5pF) 小信号增益A 60V/V

输入共模范围ICMR [1.7V,3.3V] 功耗Pdiss 1mW

TSMC 0.5um工艺参数可用实验一中所测值，如下表所示：

PMOS电流镜像负载的差分集成放大器的电路如下图所示。

PMOS电流镜像负载差分放大器

根据设计指标要求，计算PMOS电流镜像负载差分放大器中所有NMOS和PMOS的物理大小（宽长比）。

1）由SR 10V/us(CL 5pF)，可得IDS5的下限值；

IDS5 10V/us 5pF 50uA

2）由Pdiss 1mW ，可得IDS5上限值；

IDS5

1mW

200uA 5V

3）检查频率要求，并设定IDS5一个值：

Rout

12 f 3dbCL

318.3K

Rout

2

318.3K

( n p) IDS5

IDS5 48.3uA

48.3uA，这里取 IDS5 100uA。

所以为了满足-3dB带宽要求，必须IDS5

4）根据共模输入最大值VIC(max) VDD VSG3 VTN1，计算PMOS M3和M4的宽长比：

3.3V 5V Vsg3 0.57V

Vsg3

2.27V

Vsg3 2.27V

tp W W 1.07

L 3 L 4

5）根据小信号增益要求，计算NMOS M1和M2的宽长比；

W W

L 2 L 1

A2( n p)2IDS5

4Kn

15.67

6）根据共模输入范围的下限值VIC(min) VDS5(sat) VGS1，计算NMOS M5的宽长比；

1.7V VDS5(sat) VGS1 VDS5(sat) 0.26 0.57

VDS5(sat) 0.87V

2IDS5 W 2.72 2

L 5Kn(VDS5(sat))

7）以上计算已满足所有设计要求，故不需重复以上步骤。

8）采用TSMC 0.5um工艺，故选择放大器的所有管子的长L=1um，所以有：

W L W L W L W 15.67um

1um 1 L 2

W 1.07um

1um 3 L 4

2.72um

1um 5

计算完成后，用hspice2008仿真软件仿真验证并调整放大器的NMOS和PMOS的尺寸。 1） PMOS电流镜负载差分放大器的hspice仿真程序（.sp文件）为：

2） 查看尾电流IDS5波形，看是否满足功耗Pdiss和转换速率SR要求，如图所示：

IDS5 72uA

Pdiss 5V 72uA 0.36mW 1mW

SR

72uA

14.4V/us 10V/us5pF

是 （是/不）满足要求。

检查差分集成放大器的小信号增益和频率f-3dB反应。所得波形图如图所示： 测得-3dB频率和小信号增益为：

f 3dB 209KHz

A 67.1V/V

是 （是/不）满足要求。

输入1mv、100kHz信号，仿真后的输出信号如下图：

输入100mv、100kHz信号，仿真后的输出信号如下图：

比较上面两个波形，为什么输出信号会失真？ 答：输入电压过大出现削底失真。

3. 思考题

1） 当增加增益，差分放大器的频率特性将如何变化？ 答：由下公式可知增加增益，差分放大器的-3dB频率变小

Av gm1Routf 3dB

2） 如何增大Input Common Mode Range(ICMR)？ 答：在输入端选用电阻分压后放大

1RoutCL

实验三 CMOS两级运算放大器设计 1．实验目的

学习和掌握CMOS 运算放大器基本原理及应用；掌握和应用CMOS 运算放大器增益估算与反馈；学习和掌握CMOS运算放大器稳定补偿设计(Compensation and Stability Design)；熟练掌握CMOS运算放大器的设计步骤和仿真方法。

2．实验内容

用TSMC 0.50um工艺设计一个两级运算放大器，要求满足以下条件： 电源电压Vdd 5V

相位裕度Phase Margin=60°

转换速率SR 100V/us(CL 5pF) 单位增益带宽GBW 10MHz(CL 5pF)

小信号增益A 1000V/V 输入共模范围ICMR [1.5V,3.5V] 输出电压范围VoutRange [0.3V,4.7V] 功耗Pdiss 10mW

TSMC 0.5um工艺参数可用实验一中所测值，如下表所示：

3．实验结果

步骤1 两级运算放大器采用如图3-1所示的结构，计算满足以上条件的所有NMOS 和 PMOS 的物理大小（长和宽）。

1） 选择1um为所有管子的长度 2） 要求相位裕度为60度，所以

gm6 10gm1gm6

2.2CL

综合可得CC 0.22CL 0.22 5pF 1.1pF取CC 1.5pF

3） 由给定的SR和确定的CC，可以确定ID5

SR

ID5

ID5 SR CC 150uA CC

ID5最小为150uA，这里取ID5为200uA

4） 由共模电压最大值可以确定M3（M4）管的尺寸，

ID5 W

2.89 2

L 3Kp(VDD VCM,MAX VTH1 VTH3)

此时M3（M4）管的跨导为：

gm3(gm4) 1.6 10 4S

5)确定gm1

由单位增益带宽GBW，可得gm1

9.42 10 5S

假设第一级增益为Av1

30V/V

22

W A( n p)IDS5

7.84

4Kn L 1

4

3.9 10S此时，gm1(g) m2

6)确定M5尺寸

，满足单位增益带宽的要求

VDS5

1.5 0.57 0.42V

2ID5 W

23.7 2

L 5Kn(VDS)

7）下面设计共源放大级，同时确定gm6

取gm6

15gm1 5.85 10 3S

5.85 10 3 W W gm6

2.89 105.69 4

1.6 10 L 6 L 4gm4

假设第二级增益为

Av2 40V/V

ID6

W

4Kp

L 6

2 904uA2

Av2( n p)

ID7所以可以求得：

因为ID6

W W ID6

107.12

L 7 L 5ID5

电压增益：

2gm1gm6

AV 1493 1000

2

ID5ID7( n p)

静态功耗：

Pdiss VDD (ID5 ID7) 5 (200uA 904uA) 5.52mW 10mW

步骤2 用计算所获得的NMOS和PMOS的尺寸，用Hspice2008仿真验证和调整此运放的各个管子的尺寸。

经过多次仿真及调整，得到各个管子最终参数 两级运算放大器的Hspice仿真文件为：

仿真结果及结果分析

1> 查看.lis文件，可以看出每个管子都工作在饱和区：

查看增益：

A 1020V/V 1000V/VGBW 34MHz

10MHz

查看M5管电流：

ID5

125 100V/us ID5 188uA 150uA ，转换速率SR Cc

查看M6管电流：

由图看出D6则静态功耗：

I

ID5 1mV

Pdiss VDD (ID5 ID7) 5 (188uA 1000uA) 5.94mW

10mW

查看相位裕度：

单位增益对应频率值的输出电压相位为60度。

本文来源：https://www.bwwdw.com/article/vtyl.html