锁相频率合成器的设计

目录

摘要 ................................................................ 1 1.

设计任务 ....................................................... 2

2. 锁相频率合成器的硬件设计 ......................................... 2 2.1 锁相环基本原理 ................................................. 2 2.2 频率合成器总体设计方案 ......................................... 3 2.3 VCO电路设计(MAX2620) ........................................... 4 2.4 集成锁相环电路设计（MB1504） ................................... 6 2.5 单片机控制电路设计 ............................................. 9 3. 软件设计 ....................................................... 11 3.1 MB1504数据输入设计 ............................................ 11 3.2 程序流程设计 .................................................. 13 总结 ............................................................... 15 参考文献 ........................................................... 16

锁相频率合成器的设计

摘要

由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。

本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。 关键词：频率合成器；锁相环；控振荡器(VCO)

1

1. 设计任务

设计一个基于锁相环的锁相频率合成器

2. 锁相频率合成器的硬件设计

2.1 锁相环基本原理

锁相环（PLL）是一个相位跟踪系统。图2-1显示了最基本的锁相环方框图。它包括三个基本部件，鉴相器（PD） 环路滤波器（LPF）和压控振荡器（VCO）

Ur(t) AT89C51 控制信号 PD MB1504 Ud(t) LPF RC滤波 Uc(t) VCO MAX2620 Uo(t) fvco

图2- 1 基本的锁相环方框图

设参考信号

ur(t)?Ursin[?rt??r(t)] （1）

式中 ur为参考信号的幅度 ωr为参考信号的载波角频率

θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位 若参考信号是未调载波时，则θr(t)= θ1=常数。

设输出信号为

uo(t)?Uocos[?ot??o(t)] （2）

式中 Uo为输出信号的振幅

ωo为压控振荡器的自由振荡角频率

θo (t)为参考信号以其载波相位ωot为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为

?c(t)?(?rt??r)?(?0t??0(t))?(?r??0)t??r??0(t) （3）

由频率和相位之间的关系可得两信号之间的瞬时频差为

d?e(t)d?(t)??r??0?0dtdt （4）

2

鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。

因此，锁相环的工作原理可简述如下：首先鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差θe (t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号

之间的相位差表现为一固定的稳态值。即

d?e(t)lim?0（5） t??dt此时，输出信号的频率已偏离了原来的自由频率ωo[控制电压uc(t)=0时的频率]，其偏移量由式（4）和式（5）得到为

0??r??0 （6）

d?(t)dt这时输出信号的工作频率已变为

dd?c(t)(?0t??c(t)??0???rdtdt步，两者之间不存在频差而只存在很小稳态相差。

2.2 频率合成器总体设计方案

（7）

由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同

锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。即将某一基准频率经过锁相环（PLL）的作用，产生需要的频率。原理框图如图2-2所示。

3

AT89C51 ÷M分频 鉴相器 环路滤波器 fi f REF MB1504 U d U c VCO MAX2620 f o ÷N分频 图2-2 频率合成器的原理框图

由图2-2可知，晶体振荡器的频率fi经÷M固定分频后得到步进参考频率fREF ，将fREF信号作为鉴相器的基准与÷N分频器的输出进行比较，鉴相器的输出Ud正比与两路输入信号的相位差，Ud经环路滤波器得到一个平均电压Uc ，控制压控振荡器（VCO）频率fo的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。锁定后的频率为fo/N 即fREF。当预置分频数÷N变化时，输出信号频率fo随着发生变化。

锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围。

2.3 VCO电路设计(MAX2620)

MAXIM公司的MAX2620是一种使用极其方便的振荡器芯片, 它的内部组成原理示意图图2-3所示。

VVC1 OUT TNAK FDBK VVC2 GND SHDN BLAS SUPPL OUT

图2-3 MAX2620的内部组成原理图

MAX2620提供有一个缓冲放大输出级, 能够减少负载变化对振荡器频率的影

4

本文来源：https://www.bwwdw.com/article/wpad.html