基于FPGA的千兆以太网的设计

FPGA的IP核开发

　基于ＦＰＧＡ的千兆以太网的设计

李璇　　　敖发良

桂林电子科技大学信息与通信学院　　　广西　　　５４１００４

摘要：本文简要介绍了Ｘｉｌｉｎｘ最新的ＥＤＫ９．１ｉ和ＩＳＥ９．１ｉ等工具的设计使用流程，最终在采用６５ｎｍ工艺级别的Ｘｉｌｉｎｘ　Ｖｉｒｔｅｘ－５开发板ＭＬ５０５上同时设计实现了支持ＴＣＰ／ＩＰ协议的１０Ｍ／１００Ｍ／１０００Ｍ的三态以太网和千兆光以太网的ＳＯＰＣ系统，并对涉及的关键技术进行了说明。

关键词：ＦＰＧＡ；ＥＤＫ；ＳＯＰＣ；嵌入式开发；ＥＭＡＣ；ＭｉｃｒｏＢｌａｚｅ

０　　引言

目前，ＩＰ电视、视频流、网络游戏以及多媒体互动等业务逐步成为关注的焦点。然而高清晰度的交互视频是带宽的巨大消耗者，进一步提升接入带宽已经迫在眉睫。ＦＰＧＡ产品设计完善，可以直接编程。还具备可定制的灵活性，避免了较高的ＮＲＥ（不可回收）成本。这都使得基于ＳＯＰＣ的嵌入式开发逐渐成为新技术发展的最前沿。嵌入式系统不同于通用型ＰＣ，具有以下特点：①低功耗、体积小、集成度高；②严格约束，嵌入式系统的硬件和软件都必须高效率地设计；③实时性，有较短的中断响应时间，从而使内部的代码和实时内核心的执行时间减少到最低限度。

本研究采用业界最新的Ｘｉｌｉｎｘ　６５ｎｓ工艺级别的Ｖｉｒｔｅｘ－５ＬＸＴ　ＦＰＧＡ高级开发平台，满足了对于建造具有更高性能、更高密度、更低功耗和更低成本的可编程片上系统的需求。Ｖｉｒｔｅｘ－５以太网媒体接入控制器（ＥＭＡＣ）模块提供了专用的以太网功能，它和１０／１００／１０００Ｂａｓｅ－Ｔ外部物理层芯片或ＲｏｃｋｅｔＩＯＧＴＰ收发器、ＳｅｌｅｃｔＩＯ技术相结合，能够分别实现１０Ｍ／１００Ｍ／１０００Ｍ的三态以太网和千兆光以太网的ＳＯＰＣ系统。

Ｘｉｌｉｎｘ　ＦＰＧＡ设计工具ＩＳＥ、Ｃｈｉｐｓｃｏｐｅ和ＰｌａｎＡｈｅａｄ等就能够实现硬件ＦＰＧＡ　设计。本文使用的是Ｘｉｌｉｎｘ发布最新的版本ＩＳＥ９．１ｉ、ＥＤＫ９．１ｉ和Ｃｈｉｐｓｃｏｐｅ９．１ｉ。

Ｘｉｌｉｎｘ　ＭＬ－５０５型开发板基于Ｖｉｒｔｅｘ－５　ＬＸＴ芯片，板载频率为５５０ＭＨＺ的ＤＤＲ－２大容量内存２５６Ｍ、非易失性闪存、１０／１００／１０００　Ｂａｓｅ－Ｔ外部物理层芯片（Ｍａｒｖｅｌｌ　Ａｌａｓｋａ　８８Ｅ１１１１）、小型可插式（ＳＦＰ）光纤收发器以及ＰＣＩ　Ｅｘｐｒｅｓｓ接口等大量有用的外部资源。使用ＥＤＫ的主开发平台ＸＰＳ　即可搭建千兆以太网ＳＯＰＣ　的硬件平台。三态千兆以太网ＳＯＰＣ　系统在ＥＤＫ下设计的基本组成如图２所示。

图２　　千兆以太网系统组成

１　　千兆以太网总体设计

ＥＤＫ是Ｘｉｌｉｎｘ　推出的基于其ＦＰＧＡ器件开发的嵌入式系统集成开发工具，ＥＤＫ开发流程如图１所示。

其中，ＥＭＡＣ　封装ＩＰ核用ＣＯＲＥ　ＧｅｎｅｒａｔｏｒＴＭ生成；１２５ＭＨＺ的参考输入时钟由板载锁相回路产生。除了时钟逻辑和与物理层接口的逻辑，ＥＭＡＣ封装ＩＰ核还包括了本地总线（ＬｏｃａｌＬｉｎｋ）ＦＩＦＯ，它提供了ＭｉｃｒｏＢｌａｚｅ和ＥＭＡＣ之间的高速互连。通过软件生成的ＧＵＩ，还可以选择ＥＭＡＣ０或是ＥＭＡＣ１通过本地总线与输入和输出的ＦＩＦＯ连接。主机接口（ＯＰＢ＿ＨＯＳＴ）用于连接ＥＭＡＣ的管理数据接口（ＭＤＩＯ）以及读写和更改接入以太网ＭＡＣ模块配置寄存器。ＬＥＤ则显示ＥＭＡＣ工作状态。它利用一个１２５ＭＨｚ的时钟产生１０００　Ｍｂｐｓ的数据率；分别利用２５ＭＨＺ、２．５ＭＨＺ来实现１００Ｍｂｐｓ和１０Ｍｂｐｓ数据传输。设计完成后，调用ＭＯＤＥＬＳＩＭ软件进行软件仿真，调整时序和逻辑关系。

图１　　ＥＤＫ开发设计流程

２　　关键技术

２．１　千兆以太网系统配置

Ｖｉｒｔｅｘ－５使用３２位软的内核处理器，根除了处理器过时问题。在本设计中，

使用的ＭｉｃｒｏＢｌａｚｅ　Ｖ６．００ａ具有５条流水

ＥＤＫ由多个工具包组成，并提供硬件和软件协同设计的能力。通过ＭＨＳ文件、ＭＳＳ文件和ＭＶＳ文件完整描述了ＦＰＧＡ系统的软硬件结构和仿真验证模型。配合使用其他

作者简介：李璇（１９８２－），男，信息与通信学院２００５级硕士研究生，研究方向：光通信技术，嵌入式系统开发。

２００８．５

63

FPGA的IP核开发

线，可以大幅提高指令吞吐量；新的　Ｍｕｌ６４　指令可以对　３２位进行整数乘法运算，从而得到　６４　位结果，可获得较大的性能提升；不同于ＰｏｗｅｒＰＣ硬核，本系统需要使用ｍｉｃｒｏｂｌａｚｅｅｎａｂｌｅ＿ｉｎｔｅｒｒｕｐｔｓ函数开启外部定时器，完成超时计算。并通过ＥＤＫ设置整个系统中的Ｌｉｂｒａｒｙ、Ｂｏａｒｄ　Ｓｕｐｐｏｒｔ　Ｐａｃｋａｇｅｓ、Ｏｐｅｒａｔｉｎｇ　Ｓｙｓｔｅｍ和外围ＩＰ驱动等。Ｘｉｌｉｎｘ　Ｍｉｃｒｏ　Ｋｅｒｎｅｌ（ＸＭＫ）是其中一系列库，操作系统和驱动包的一个集合统称。Ｘｉｌｋｅｒｎｅｌ是嵌入式开发系统操作系统微内核。它可提供多任务支持、调度、进程见通讯、同步处理、中断处理等功能。本文使用的ｌｗｉｐ　ＴＣＰ／ＩＰ协议栈（ｖ２．００．ａ）来实现ＴＣＰ／ＩＰ协议。工作在Ｓｏｃｋｅｔ　ＡＰＩ模式。在Ｘｉｌｉｎｘ设计环境中，以太网ＭＡＣ是一个库原语，名为ＴＥＭＡＣ。该原语包括一对１０／１００／１０００　Ｍｂｐｓ的以太网ＭＡＣ。每个Ｖｉｒｔｅｘ－５ＬＸＴ器件含有四个以太网ＭＡＣ模块。与的上代产品Ｖｉｒｔｅｘ－４　ＦＸ相比，以太网ＭＡＣ模块作为一个独立的硬件模块集成在ＦＰＧＡ内部。主机通过ＤＣＲ　总线直接配置参数，能更方便地开发高速以太网系统。

在Ｖｉｒｔｅｘ－５　ＦＰＧＡ中，在全局时钟使用、串行接口的灵活性以及软件控制复杂度方面都有了较大的改进。添加了时钟使能特性，可以把生成的时钟用于所有客户端逻辑的物理接口。内部产生的时钟使能，保证在每个接口正确的数据吞吐率。设计还支持ＶＬＡＮ帧和巨型帧。ＴＥＭＡＣ功能模块如图３所示。

保证了ＦＩＦＯ不溢出和帧不丢失。

（２）主机和ＤＣＲ总线接口信号。ＤＣＲ总线也不再与ＰｏｗｅｒＰＣ连接，而直接连接ＴＥＭＡＣ，这样就可以通过通用主机总线或者设备控制寄存器（ＤＣＲ）总线对主机接口进行访问。另外，Ｖｉｒｔｅｘ－５　ＤＣＲ接口为每个以太网　ＭＡＣ提供了一个单独的基地址。这使得共享　ＤＣＲ　总线接口对软件驱动程序成为透明的。软件不再需要知道每个单独以太网ＭＡＣ的位地址；硬件根据基地址自动选择正确的比特位。

（３）管理数据输入输出（ＭＤＩＯ）信号。以太网ＭＡＣ还有一个管理数据输入输出（ＭＤＩＯ）接口。它允许对以太网ＭＡＣ、外部ＰＨＹ的管理寄存器和ＰＣＳ／ＰＭＡ内部的物理接口管理寄存器进行访问。主机接口为接入以太网ＭＡＣ模块配置寄存器提供了通道。配置选项的示例中包括巨帧使能、暂停、单播地址设置以及帧检验序列生成。

其他控制信号还有（４）外部物理层控制信号；（５）吉比特收发器信号；（６）全局时钟和重置信号。篇幅所限不再赘述。

２．３　　物理层接口

Ｘｉｌｉｎｘ公司生产的Ｖｉｒｔｅｘ－５　ＬＸＴ　ＦＰＧＡ芯片所集成的ＲｏｃｋｅｔＩＯＴＭＧＴＰ　收发器提供　１００　Ｍｂｐｓ　～３．２　Ｇｂｐｓ　的串行连接性能因此可以与１０００ＢＡＳＥ－Ｘ模式的光模块兼容，当将以太网ＭＡＣ配置成１０００　ＢＡＳＥ－Ｘ模式时，ＰＣＳ／ＰＭＡ模块与ＲｏｃｋｅｔＩＯ收发器一起工作，能够提供与吉比特转换器（ＧＢＩＣ）或者小型可插式（ＳＦＰ）　光纤收发器进行直接连接所需要的所有功能。而且整个系统在数据的编解码和传输速度上都满足千兆光以太网协议协议的要求。

板载的外部三态以太网物理层芯片支持ＭＩＩ、ＧＭＩＩ、ＲＧＭＩＩ和ＳＧＭＩＩ四种接口模式。这块物理层芯片通过ＨａｌｏＨＦＪ１１－１Ｇ０１Ｅ　ＲＪ－４５连接器直接连接支持吉比特传输速率的双绞线。

图３　　Ｖｉｒｔｅｘ－５　ＥＭＡＣ功能模块

２．４　　ＦＰＧＡ配置方法

本设计有两种ＦＰＧＡ配置方法。一种是使用ＪＴＡＧ方式（通过Ｘｌｉｎｘ开发套件ＸＰＳ或者ＩＭＰＡＣＴ）将生成的包含ＭｉｃｒｏＢｌａｚｅ微处理器的ＢＩＴ文件下载到ＦＰＧＡ中；另一种是使用支持ＣｏｍｐａｃｔＦｌａｓｈ接口的读卡器将ＳｙｓｔｅｍＡＣＥ文件下载到存储器中并通过ＣｏｍｐａｃｔＦｌａｓｈ控制器和仲裁器配置ＦＰＧＡ。

发送数据时，客户端接口将帧传送给以太网ＭＡＣ。当接收到的数据小于最短的以太网帧长度时，发送器将该数据加长，并且保持最小的帧间距。还可以通过发送暂停帧来实现流控制。

接收数据时，接口检验传入帧和信号帧误差。ＴＥＭＡＣ分别提供了好帧信号和坏帧信号。还可以通过配置以太网ＭＡＣ以便在检测到有效的暂停帧之后，暂停和重新启动帧传输。

３　　　结论

本文成功使用Ｖｉｒｔｅｘ－５　ＭＬ５０５开发板实现了三态以太网和千兆光以太网ＳＯＰＣ系统，通过ＧＵＩ完成对ＴＥＭＡＣ的配置和传输速度模式选择。配合使用板载的ＰＣＩ　Ｅｘｐｒｅｓｓ接口最终可实现高速千兆以太网传输系统，用较低成本解决了网络接入的瓶颈。ＳＯＰＣ技术使得超高速互联网连接在技术和商业上成为可能。

２．２　　网络三态以太网ＴＥＭＡＣ外部控制信号

Ｖｉｒｔｅｘ－５基于ＩＢＭ公司的ＣｏｒｅＣｏｎｎｅｃｔ连接总线。可以方便的控制多个外设。从ＥＭＡＣ功能模块图可以看出，与三态以太网相连的控制信号分成六大类：

（１）用户端信号。包括发送、接收、地址过滤和流控制信号；地址过滤模式通过主机接口配置，使得接收端通过检查接收帧的目标地址来接受或拒绝帧，减轻了用户端和总线负荷。ＴＥＭＡＣ通过发送一定时间的暂停帧实现流量控制并

64

２００８．５

参考文献

［１］ｕｇ１９４．Ｖｉｒｔｅｘ－５　Ｅｍｂｅｄｄｅｄ　Ｔｒｉ－Ｍｏｄｅ　Ｅｔｈｅｒｎｅｔ　ＭＡＣ　Ｕｓｅｒ

Ｇｕｉｄｅ．２００７．

本文来源：https://www.bwwdw.com/article/a474.html