反相器的性能分析

CMOS反相器的传播延时分析

摘要

CMOS反相器的传播延时取决于它分别通过PMOS和NMOS管充电和放电负载电容CL所需要的时间。负载电容由三个主要部分构成：漏扩散电容，连线电容以及扇出门的输入电容。本文主要通过改变漏扩散电容及扇出门的电容来提高反相器的性能。

关键词：反相器 传播延时 负载电容

一、传播延时分析 1、负载电容CL

CMOS反相器的负载电容主要来源于NMOS和PMOS晶体管的漏扩散电容，连线电容以及扇出门的输入电容，由于这三类电容值都是非线性的并且随所加电压而变化，故简化如图1.1一对串联反相器电路的分析，它包括了影响节点Vout瞬态响应的所有电容。先假设输入Vin由一个上升和下降时间均为零的理想电压源所驱动。只考虑连至输出节点上的电容时，CL可以分解为以下几个部分。

图 1.1

(1) 栅漏电容Cgd2

(2) 扩散电容Cdb1和Cdb2 (3) 连线电容Cw

(4) 扇出的栅电容Cg3和Cg4

其中：扩散电容通过调节W/L比来控制。 连线电容通过线的长度和宽度来控制。 扇出电容通过增加或减少扇出部件。

2、传播延时：一阶线性分析

一个门的传播延时tp定义了它对输入信号变化的响应有多快。它表示一个信号通过一个门是所经历的延时，定义为输入和输出波形的50%翻转点之间的时间。由于一个门对上升和下降输入波形的响应时间不同，所以定义俩个传播延时。tpLH定义为这个门的输出由低至高翻转的响应时间，而tpHL则为输出由高至低翻转的响应时间。

对NMOS高至低翻转的传播延时：

式中，Reqn是NMOS管所关注时间内的导通电阻 对PMOS低至高翻转的传播延时：

式中，Reqn是NMOS管所关注时间内的导通电阻 反相器的总传播延时为：

由以上讨论得知：假设NMOS管和PMOS管的导通电阻为恒定值，即在进行star_Xrc集成参数提取时不提取CMOS反相器的电阻。故可以通过减少负载电容CL，减少一个门的传播延时。

二、结果实验分析证明 1、改变扇出电容

（1）没有加负载的反相器的电路图和版图如图2.1：

图2.1（原理图）

图2.1（版图）

（2）为了增加结果的可观测性，在图2.1反相器的OUT输出端接一个俩级串联的反相器，电路图如图2.2所示，版图如图2.3所示：

图2.2

图2.3

(3) 原理图加负载与没加负载比较延时，如图2.4

图2.4

其中：白色线：周期为400PS的激励。 橘色线：反相器没有加负载的输出。

红色线：反相器加了一个俩级串联的反相器为负载的输出。 由图2.4取IN=600mv。

没加负载时：tpHL=8ps ；tpLH=11ps 故由tp=(tpLH+tpHL)/2=9.5ps 加负载时：tpHL=13ps ；tpLH=19ps 同理的tp=16ps 问：为什么高到低比低到高要快些？

(4) 版图加负载与没加负载比较延时，如图2.5

图2.5

其中：黄色线：周期为400PS的激励。 粉红线：反相器没有加负载的输出。

红色线：反相器加了一个俩级串联的反相器为负载的输出。 由图2.5取IN=600mv。

没加负载时：tpHL=8ps ；tpLH=10ps 故由tp=(tpLH+tpHL)/2=9ps 加负载时：tpHL=13.5ps ；tpLH=21ps 同理的tp=17.25ps 结论：若要提高反相器的传播延时，可通过减少扇出电容从而提高反相器的性能。

2、调整COMS器件的W/L比来调节扩散电容。

COMS器件的扩散电容主要由有源区的底板PN结电容和侧壁PN结电容构成。图2.6显示这俩部分电容的构成：

底板PN结：它是源区和衬底形成的这部分电容为Cbottom=CjWLs,

侧壁PN结：它是由掺杂浓度为ND的源区及掺杂浓度为NA+和p+沟道阻挡层注入形成的。Csw=C'swxj(W+2*Ls) 即得出结电容的表达式为：

Cdiff=Cbottom+Csw=CjWLs+C'swxj(W+2*Ls)。

图2.6

（1）原理图的W/L如下表2.1：

PMOS W 10u 8u 6u 4u L 0.13u 0.13u 0.13u 0.13u W 5u 4u 3u 2u NMOS L 0.13u 0.13u 0.13u 0.13u TpLH TpHL Tp （2）各W/L比下输出的波形：

图 2.7

(3)TpHL 延时分析，如图2.8

图2.8

图中有色线从左至右表示延时增加，对应于表2.1宽长比减少。即得出随着宽敞比的减少，延时增加。（测试有误：可能是因为随着管子尺寸减少，增加了管子的电阻Req，根据公式TpHL=0.69ReqCl，当减少的电容少于管子增加的电阻时，延时自然增加。这种效应称为自载效应）

（4）TpLH延时分析，如图2.9

图2.9（分析同（3））

结论：由以上分析可知，在条件CMOS器件的宽敞比的同时，管子的电容，

电阻同时放生变化，根据一定的工艺，调节管子尺寸的时候需要同时观察这俩者的变化，取其最优值，以达到提高性能的目的。

本文来源：https://www.bwwdw.com/article/ty27.html