实验五 具有中断控制功能的总线接口实验

山西大学计算机与信息技术学院

实

姓名 课程名称 指导教师 弓剑锋 实验日期 乔晓斌 苏文杰 学号 验

201601001025 201601001026 报告

专业班级 2016级 计算机科学与技术三班 计算机组成原理课程设计 2016/6/2 成 绩 实验名称 一、实验目的： 实验五 具有中断控制功能的总线接口实验 (1)掌握中断控制信号线的功能和应用。 (2)掌握在系统总线上设计中断控制信号线的方法。 二、实验内容： 1、实验原理： 为了实现中断控制，CPU 必须有一个中断使能寄存器，并且可以通过指令对该寄存器进行 操作。设计下述中断使能寄存器，其原理如图5-1所示。其中EI为中断允许信号，CPU 开中 断指令STI 对其置1，而CPU 关中断指令CLI对其置0。每条指令执行完时，若允许中断，CPU 给出开中断使能标志STI，打开中断使能寄存器，EI有效。EI再和外部给出的中断请求信号一起参与指令译码，使程序进入中断处理流程。 本实验要求设计的系统总线具备有类X86的中断功能，当外部中断请求有效、CPU 允许响 应中断，在当前指令执行完时，CPU 将响应中断。当CPU 响应中断时，将会向8259发送两个连续的INTA’信号，请注意，8259是在接收到第一个INTA信号后锁住向CPU的中断请求信号INTR（高电平有效），并且在第二个INTA信号到达后将其变为低电平（自动EOI 方式），所以， 中断请求信号IR0应该维持一段时间，直到CPU发送出第一个INTA信号，这才是一个有效的中断请求。8259在收到第二个INTA信号后，就会将中断向量号发送到数据总线，CPU读取中断向量号，并转入相应的中断处理程序中。在读取中断向量时，需要从数据总线向CPU 内总线传送数据。所以需要设计数据缓冲控制逻辑，在INTA信号有效时，允许数据从数据总线流向CPU 内总线。其原理图如图5-2所示，其中RD 为CPU 从外部读取数据的控制信号。 图 5-1 中断使能寄存器原理图图 5-2 数据缓冲控制原理图 在控制总线部分表现为当CPU 开中断允许信号STI 有效、关中断允许信号CLI无效时，中 断标志EI 有效，当CPU开中断允许信号STI无效、关中断允许信号CLI有效时，中断标志EI 无效。EI无效时，外部的中断请求信号不能发送给CPU。 1

2、实验步骤： （1）按照图5-3实验接线图进行连线。 图 5-3 实验接线图 （2）具体操作步骤图示如下： ①对总线进行置中断操作（K6=1，K7=0），观察控制总线部分的中断允许指示灯EI，此时 EI亮，表示允许响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯INTR，发现当开关KK 按下时INTR 变亮，表示总线将外部的中断请求送到CPU。 ②对总线进行清中断操作（K6=0，K7=1），观察控制总线部分的中断允许指示灯EI，此时 EI灭，表示禁止响应外部中断。按动时序与操作台单元的开关 KK，观察控制总线单元的指示 灯INTR，发现当开关KK 按下时INTR 不变，仍然为灭，表示总线锁死了外部的中断请求。 ③对总线进行置中断操作（K6=1，K7=0），当CPU 给出的中断应答信号INTA’（K5=0） 有效时，使用电压表测量数据缓冲74LS245的DIR（第1脚），显示为低，表示CPU允许外部送中断向量号。 3、实验结果： 置中断操作（K6=1，K7=0） 清中断操作(K6=0,K7=1) 数据总线左侧74LS245的DIR的电压（V） -0.25 4.10 三、实验总结： 1.按实验接线图接线时,注意与K5相接的是INTA’而非INTA. 2.在步骤一中，时序与操作台的KK开关的按下表示将中断请求送入CPU中。 3.EI表示中断允许指示灯，EI灭表示当前禁止响应外部中断。 4.学会使用电压表测引脚电压。 2

本文来源：https://www.bwwdw.com/article/ivxh.html