TRI三端电容极性测试

三端電容極性軟硬體需求

三端電容極性測試原理

三端電容極性測試程式說明

三端電容極性軟硬體需求

1. TR-518FE:

.硬體需求:

DC BOARD 的版本需為 518FE-002-18 或之後的版本 舊版本的 DC BOARD 無法使用.

.軟體需求:

WINDOWS: V2.00E 或之後的版本

2. TR-518FR:

.硬體需求:

DC BOARD 的版本需為 518FR-002-11 或之後的版本.

舊版本的 DC BOARD 需更新 U64 EPLD 為以下所述才能使用: 518FR-002-6 : (FRDCU647.pof, CC3BB) 518FR-002-8 ,518FR-002-10: (FRDCU646.pof, CD76F)

.軟體需求:

WINDOWS: V2.00C 或之後的版本

3. TR-8001:

.硬體需求:

MDA BOARD 的版本需為 518FR-002-8 或之後的版本.

舊版本的 MDA BOARD 需更新 U64 EPLD 為以下所述才能使用: 8001-002-6 : (MDAU322.pof,1B6FB9)

.軟體需求:

V1.03B 或之後的版本

三端電容極性測試原理

1. 三端電容極性測試原理是利用電解電容的負極與 外殼間的阻抗遠比正極與外殼間的阻抗小,因此可 以在電容的正負極間施加一直流電壓0.2v, 並量 測電容的外殼電壓值,由此電壓值可以判斷出電容 反插或缺件.

2. 由於必須量測外殼電壓, 故只有直立式電解電容 才能檢測.

3. 圖一為直立式電解電容的等效電路. 4. 圖二為電容正常時的檢測電路示意圖. 量到電容 外殼電壓為 Vo1.

5. 圖三為電容反插時的檢測電路示意圖. 量到電容 外殼電壓為 Vo2.

6. 圖四為電容缺件時的檢測電路示意圖. 量到電容 外殼電壓為 Vo3.

7. 圖五為電容外殼電壓 Vo1, Vo2, Vo3 的比較圖, 由於 R1 << R2 ,且 Vo3 趨近於 0v, 故 Vo1 >> Vo2, Vo1 >>Vo3. 因此可以輕易的判斷出電容是否有反插 或缺件.

瓜:

ミΑ 伐┦筿筿筿筿单筿筿 单筿筿 CASE R1<<R2R1 C1 R2

Vertical type Electrolytic Capacitor CASE

-

+

-

+

瓜: 筿筿タ盽

ICT+ 3 2 3 2 1

Hi-Pin R1

V

V=0.2V

C1 R2

Lo-Pin Measure Vo1

R1<<R2 +

1

D:\iknow\docshare\data\cur_work\65559705.doc 第 4 頁，共 9 頁

+

G-Pin

:

圖五:

電容外殼電壓比較圖0.2V

VoVo1 (電容正常)

Vo2 (電容反插) Vo3 (電容缺件) T

D:\iknow\docshare\data\cur_work\65559705.doc 第 6 頁，共 9 頁

三端電容極性測試程式說明

1.測試點：

2.測試程式：

PartName Act_V Std_V Hlim% Llim% Mode Type Hip Lop Dly G-P1

CE1 0.2 0.12V -1 20 8 PX 1 3 0 5 CE11 0.2 0.001V -1 20 18 PX 11 13 0 15 說明：

測試原理為從HiP送 source voltage，然後從G-P1讀回量測值，由於缺件或反插，其量測值很低(接近 0) ，所以只比較下限，上限Don’t care。

Act_V：Source voltage，建議值為 0.2V

Std_V：Sense Voltage (Threshold)，依實際Debug後決定 Hlim ：固定為 –1 (Don,t care)

Llim ：建議值為20，可依實際Debug後決定 Mode : 固定為 8或18(適用於防爆電容) Type ：固定為 PX

Hip ：電容負端 (source pin) Lop ：電容正端

Dly ：依實際Debug後決定 G-P1 ：Sense Pin

3.除錯規則：

將 Hip / Lop 相同的電容放在一起，例如CE1,CE2,CE3 的HiP及LoP都

是1及3，所以測試程式如下：

PartName Act_V Std_V Hlim% Llim% Mode Type Hip Lop Dly G-P1

CE1 0.2 0.12V -1 20 8 PX 1 3 0 5 CE2 0.2 0.12V -1 20 8 PX 1 3 0 7 CE3 0.2 0.12V -1 20 8 PX 1 3 0 9 CE4 0.2 0.15V -1 20 8 PX 20 21 0 22 CE11 0.2 0.001V -1 20 18 PX 11 13 0 15 CE12 0.2 0.001V -1 20 18 PX 11 13 0 17

Debug時可交換HiP及Lop比較量測值，以決定較佳之 Threshold (Std_V) 缺件量測值顯示為 –1，反向 Mode 18量測值為負值，Mode 8 則低於

Threshold * (1-下限%)

若交換HiP及Lop量測值差異不大可調整Delay time 或 Source

voltage(Act_v)

若交換HiP及Lop量測值皆很低，可能是第三端接觸問題，可先檢查第

三端是否接觸正常或待測電容有歪斜，可用換針或扶正待測電容方式解決 治具製作時第三端選用測試針，需考慮相同位置待用料的高度差異，以免

造成接觸不良或刺穿待測物的問題

三端電容量測是用來檢測缺件及反向，無法檢測錯件

可利用量測分析工具(Hot Key F12)，決定較佳Threshold，Delay time

縱軸為量測值，橫軸為Delay time，紅線表正常時曲線，藍線為勾選改變高低點的反向曲線

本文来源：https://www.bwwdw.com/article/lg41.html