09电本数字电路实训指导计划 - 图文

龙岩学院课程设计报告

课程名称：数字电路实训 设计题目：数字钟电路

班 级：09电子信息工程（1）班

姓 名：张钊华 学 号：2009041547 指导老师：范宜标 教师评语：

《数字电子技术》课程设计概述

一、 课程简介

本课程是在学完《数字电子技术》、《数字电子技术实验》之后，集一段时间，通过复杂程度较高、综合性较强的大型设计课题的实做训练。主要包括：方案论证、系统电路分析、单元功能电路设计、元器件选择、安装调试、计算机辅助设计、系统综合调试与总结等。使学生在《数字电子技术》基本知识、实践能力和综合素质、创新意识、水平诸方面得到全面提高，为后续课程的学习，为培养应用型工程技术人才打下重要基础。通过本课程设计可培养和提高学生的科研素质、工程意识和创新精神。真正实现了理论和实际动手能力相结合的教学改革要求。

二、 课程设计的目的和要求

1、能较全面的巩固和应用“数字电子技术”课程中所学的基本理论和基本方法，并初步掌握小型数字系统设计的基本方法。

2、能合理、灵活的应用各种标准集成电路（SSI、MSI、LSI等）器件实现规定的数字系统。

3、培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。 4、培养独立进行实验，包括电路布局、安装、调试和排除故障的能力。 5、培养书写综合设计实验报告的能力。

三、课程设计的基本要求

1、四路红外遥控装置

要求：具备发射装置和接受装置。本接受装置有4路信号输出，每路输出可以独立控制一个用电设备的通、断两种状态，实验中以LED灯模拟受控对象，在发射装置中，设有4各按钮开关，分别用于操纵接受装置中的4个受控对象。（16人） 2、开关型混音器

要求：前置通道有3路。混音器是指在音响电路中，将几路来源不同的音频信号经过适当电路混合后，共同进入放大器的一种电路。（16人） 3、数字钟电路

要求：秒脉冲发生电路，时、分、秒计数译码显示电路，时间校准电路。 （14人）

四、实训

1）系统原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间

不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。

⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路：分频器电路将32768HZ的高频方波信号经32768（215）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

数字钟电路系统由主体电路和扩展电路两大部分组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。其组成框图如下：

显示器及译码器部分为板载，因此只需要设计计数器，校时电路和扩展电路。

1. 小时计数器

时计数器是一个24进制计数器，其计数规律为00—01—?—22—23—00?即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。

原理图如下：

使用了两片74LS161（4位二进制同步加法计数器）来实现小时计数，即模24的计数器。HOUR[0]~HOUR[3]为小时个位，HOUR[4]~HOUR[7]为小时十位。

2. 分秒计数器

分和秒计数器都是模60的计数器。其计数规律为00—01—?—58—59—00? 其原理图如下：

秒计数器与上图相同，图略。

分别使用了两片74LS161来实现分和秒的计数，均为。其中MIN[0]~MIN[3]为分个位，MIN[4]~MIN[7]为分时位，SEC[0]~SEC[3]为秒个位，SEC[4]~SEC[7]为秒时位。

3. 校时电路

当数字钟接通电源或者计数出现误差时，需要校正时间（或称校时）。校时是数字中应具备的基本功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是，在小时校正时不影响分和秒的正常计数；再分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对１Hz的校时脉冲计数。“慢校时”使用手动产生单脉冲作校时脉冲。本实验只要求实现“快校时”。其原理图如下：

2）时间脉冲产生电路

方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

图 8 方案一校正电路图

方案二：方案二与方案一原理差不多，但多了0.01uf的电容防抖动。

图 9方案二校正电路图

方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢复原位，数字钟继续进行正常计时工作。

图 10 方案三校正电路

通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。

7）时间脉冲产生电路的设计

图 11 产生1Hz时间脉冲的电路图

CD4060同时构成振荡电路和分频电路。如图14，在MR和RS之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即可得1Hz信号。

8）计数电路的设计

秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器CC40161。

9） 60进制计数器的设计

“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由CC40161构成的60进制计数器。首先将两片CC40161设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。

图 12 60进制计数器电路图

10） 24进制计数器的设计

同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。

图 13 14 24进制计数器图

11） 译码及驱动显示电路

译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

图 15译码及驱动显示电路图

12） 校时电路的设计

数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。

对校时电路的要求是 :

本文来源：https://www.bwwdw.com/article/26sf.html