LVDS(Low-Voltage+Differential+Signaling)设计及应用

差分信号电路的设计

西安电子科技大学

硕士学位论文

LVDS（Low-Voltage Differential Signaling）设计及应用

姓名：郭之光

申请学位级别：硕士

专业：微电子学与固体电子学

指导教师：杨银堂

20070101

差分信号电路的设计

摘要

低电压差分信号（ＬＶＤＳ）高速Ｉ／０接口单元当前ｃＭｏＳ电路设计中的重要研究

课题。它在减小ＣＭＯＳ芯片内外速度差异、实现高速数据传输方面具有独特的优势

和作用。本文重点研究ＬＶＤＳ高速Ｉ／Ｏ接口单元的设计技术，完成一种基于中芯国

际０．１３ｕｍＣＭＯＳ工艺的６２２ＭｂｐｓＬＶＤＳ驱动器的设计。

论文首先介绍了ＬＶＤＳ接口的基本原理和电特性，通过与其他接口技术进行对

比，分析了ＬＶＤＳ接口在高速数据传输应用方面的优势，结合实例给出了ＬＶＤＳ接口

电路的设计原则。论文着重分析了几种ＬＶＤＳＩ／Ｏ接口单元的基本电路结构及其工

作原理，给出了用ＨＳＰＩＣＥ工具进行模拟验证的结果。基于中芯国际０．１３ｕｍＣＭＯＳ

工艺，完成了中芯国际ＬＶＤＳ系列产品中６２２ＭｂｐｓＬＶＤＳ驱动器的设计，实现了从电

路设计、仿真、版图、后仿真优化、一直到最后的流片等整套ＬＶＤＳ产品的开发过

程。设计过程参照国际通用标准，保证了产品的通用性。

关键词：低电压差分信号（ＬＶＤＳ）接口电流镜差分放大器带隙基准

差分信号电路的设计

Ａｂｓｔｒａｃｔ

ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ（ＬＶＤＳ），ａｈｉｇｈｓｐｅｅｄＩ／Ｏｉｎｔｅｒｆａｃｅ，ｉｓｏｎｅ

ｉｍｐｏｒｔａｎｔｒｅｓｅａｒｃｈｐｒｏｂｌｅｍｏｆｒｅｃｅｎｔＣＭＯＳｃｉｒｃｕｉｔｄｅｓｉｇｎ．Ｉｔｈａｓｉｎｉｍｉｔａｂｌｅｓｕｐｅｒｉｏｒｉｔｙａｎｄｆｕｎｃｔｉｏｎｏｎａｃｈｉｅｖｉｎｇｈｉｇｈｓｐｅｅｄｄａｔａｔｒａｎｓｆｅｒ．ＩｎｔｈｉｓｐａｐｅＬｒｅｓｅａｒｃｈ

ａｏｎｄｅｓｉｇｎｔｅｃｈｎｏｌｏｇｙｏｆＬＶＤＳｈｉｇｈｓｐｅｅｄＩ／Ｏｉｎｔｅｒｆａｃｅｉｓｄｉｓｃｕｓｓｅｄ；ｉｔａｌｓｏｃｏｎｔａｉｎｓ

ＬＶＤＳｔｒａｎｓｍｉｔｔｅｒ６２２ＭｂｐｓｄｅｓｉｇｎｗｈｉｃｈｉｓｂａｓｅｄｏｎＳＭＩＣ０．１３ｕｒｎＣＭＯＳａｒｔｓ．

Ｉｎｔｈｉｓｐａｐｅｒ，ｗｅｆｉｒｓｔｉｎｔｒｏｄｕｃｅｔｈｅｂａｓｉｃｐｒｉｎｃｉｐｌｅａｎｄｅｌｅｃｔｒｉｃａｌｓｐｅｃｉｆｉｃａｔｉｏｎｏｆ

ＬＶＤＳｉｎｔｅｒｆａｃｅ；ｂｙｃｏｍｐａｒｉｎｇｗｉｔｈｏｔｈｅｒｉｎｔｅｒｆａｃｅｔｅｃｈｎｏｌｏｇｙ，ａｎａｌｙｚｅｔｈｅｓｕｐｅｒｉｏｒｉｔｙｏｆＬＶＤＳｏｎｈｉ曲ｓｐｅｅｄｄａｔａｔｒａｎｓｆｅｒ．Ｉｎｔｈｅａｒｔｉｃｌｅｗｅａｌｓｏａｎａｌｙｚｅｓｏｍｅｅｘａｍｐｌｅｓｏｆ

ａｎｄｗｏｒｋｉｎｇｐｒｉｎｃｉｐｌｅｉｎＬＶＤＳＦＯｉｎｔｅｒｆａｃｅｃｉｒｃｕｉｔｓｄｅｔａｉｌ，ａｎｄｇｉｖｅｏｕｔｔｈｅｓｉｍｕｌａｔｉｏｎ

ａｒｅｓｕｌｔｓａｓｗｅｌｌａｓｖｅｒｉｆｉｃａｔｉｏｎｕｓｉｎｇＨＳＰＩＣＥｓｉｍｕｌａｔｉｏｎｔ００１．ＡｃｃｏｍＩｐｌｉｓｈ６２２Ｍｂｐｓ

ｏｎＬＶＤＳｔｒａｎｓｍｉｔｔｅｒｄｅｓｉｇｎ，ｏｎｅｏｆｐｒｏｄｕｃｔｓｏｆＳＭＩＣＬＶＤＳｓｅｒｉｅｓ，ｂａｓｅｄ

Ｏ．１３ｕｍＣＭＯＳａｒｔｓ．Ａｃｔｕａｌｉｚｅ

ｃｉｒｃｕｉｔｓａＳＭＩＣｔｏｔａｌｐｒｏｃｅｓｓｏｆＬＶＤＳｐｒｏｄｕｃｔｄｅｖｅｌｏｐｍｅｎｔｆｒｏｍｄｅｓｉｇｎ。ｐｒｅ—ｌａｙｏｕｔｓｉｍｕｌａｔｉｏｎ，ｌａｙｏｕｔｄｅｓｉｇｎ，ｐｏｓｔ ｌａｙｏｕｔｓｉｍｕｌａｔｉｏｎａｎｄｏｐｔｉｍｉｚｅｔｍｔｏｔｈｅｆｉｎａｌｔａｐｅｏｕｔ．Ｔｈｅｅｎｔｉｒｅｄｅｓｉｇｎｆｌｏｗｒｅｆｅｒｓｔｏｉｎｔｅｒｎａｔｉｏｎａｌｇｅｎｅｒａｌｃｒｉｔｅｆｌｏｎｗｈｉｃｈｅｎｓｕｒｅｓｔｈｅｇｅｎｅｒａｌａｃｃｅｐｔａｎｃｅａｎｄｕｓｅ．

Ｋｅｙｗｏｒｄ：ＬｏｗＶｏｌｔａｇｅ

ＤｉｆｆｅｒｅｎｔｉａｌＡｍｐｌｉｆｉｅｒＤｉｆｆｅｒｅｎｔｉａｌＢａｎｄｇａｐＳｉｇｎａｌｉｎｇ（ＬＶＤＳ）ＩｎｔｅｒｆａｃｅＣｕｒｒｅｎｔＭｉｒｒｏｒ

差分信号电路的设计

独创性（或创新性）声明

本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。

申请学位论文与资料若有不实之处，本人承担一切相关责任。

本人签名：专Ｆ立艺日期：Ｚ。＇７－／．２９－

关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后遵守此规定）

本学位论文属于保密在年解密后适用本授权书。

本人签名：喜，立缸日期：２ｐ口７．／．２厂导师繇鹩潞考“日期：２ｔ印．『．∥

差分信号电路的设计

第一章绪论

第一章绪论

１．１ＬＶＤＳ的概念

ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌ低电压摆幅的差分信号（ＬｏｗＳｉｇｎａｌｉｎｇ，简称ＬＶＤＳ）接口又

称ＲＳ一６４４总线接口，是２０世纪９０年代才出现的一种数据传输和接口技术。它使得数据能在差分传输线对或平衡电缆上以几百兆比特／秒的速率传输。ＬＶＤＳ是用于高速数据传输的通用接口标准。

该技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一

点对多点的连接，其传输介质可以是铜质的ＰＣＢ连线，也可以是平衡电缆。ＬＶＤＳ在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。目前，流行的ＬＶＤＳ技术规范有两个标准：一个是ＴＩＡ／ＥＩＡ（电讯工业联盟／电子工业联盟）的ＡＮＳＩ／ＴＩＡ／ＥＩＡ一６４４标准，另一个是ＩＥＥＥ１５９６．３标准。在ＡＮＣＶＩ＂ＩＡ／ＥＩＡ２６４４标准中就建议了６５５Ｍｂｐｓ的最大速率和１．９２３Ｇｂｐｓ的无失真媒质上的理论极限速率。

图１．１为ＬＶＤＳ的原理简图，其驱动器由一个恒流源（通常为３．５ｍＡ）驱动一

对差分信号线组成。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），所以几乎全部的驱动电流将流经１００Ｑ的终端电阻在接收器输入端产生约３５０ｍＹ的电压。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生一个有效的”０”或”ｌ’逻辑状态。－Ｖ∞

幽１．１ＬＶＤＳ的原理简图

差分信号电路的设计

一２ＬＶＤＳ（Ｌｏｗ－ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用

１．２ＬＶＤＳ技术的特点

ＬＶＤＳ技术之所以能够解决目前物理层接口的瓶颈，正是由于其在速度、噪

声／ＥＭＩ、功耗、成本等方面的优点。

高速传输能力：ＬＶＤＳ技术的恒流源模式低摆幅输出意味着ＬＶＤＳ能高速驱

动，例如：对于点到点的连接。传输速率可达８００Ｍｂｐｓ；对于多点互连ＦＲ４背板，十块卡作为负载插入总线，传输速率可达４００Ｍｂｐｓ。

低噪声／低电磁干扰：ＬＶＤＳ信号是低摆幅的差分信号。众所周知，差分数据

传输方式比单线数据传输对共模输入噪声有更强的抵抗能力，在两条差分信号线上电流以方向及电压振幅相反，噪声以共模方式同时耦合到两条线上。而接收端只关心两信号的差值，于是噪声被抵消。由于两条信号线周围的电磁场也相互抵消，故比单线信号传输电磁辐射小得多。而且，恒流源驱动模式不易产生振铃和切换尖锋信号，进一步降低了噪声。

低功耗：ＬＶＤＳ器件是用ＣＭＯＳ工艺实现的，这就提供了低的静态功耗；负

载（１００Ｑ终端电阻）的功耗仅为１．２ｍＷ；恒流源模式驱动设计降低系统功耗，并极大地降低了Ｉｃｃ的频率成分对功耗的影响。与其相比，１１ＵＣＭＯＳ收发器的动态功耗相对频率呈指数上升。

１．３ＬＶＤＳ的发展及现状

１９９５年１１月，以美国国家半导体公司为主推出了ＡＮＳｌ，ｎＡ／Ｅ认一６４４标准。

１９９６年３月，１ＥＥＥ公布了ＩＥＥＥ１５９６．３标准。这两个标准注重于对ＬＶＤＳ接口的电特性、互连与线路端接等方面的规范，对于生产工艺、传输介质和供电电压等则没有明确。ＬＶＤＳ可采用ＣＭＯＳ、ＧａＡｓ或其他技术实现，其供电电压可以从＋５Ｖ到＋３．３Ｖ，甚至更低；其传输介质可以是ＰＣＢ连线，也可以是特制的电缆。标准推荐的最高数据传输速率是６５５Ｍｂｐｓ，而理论上，在一个无衰耗的传输线上，ＬＶＤＳ的最高传输速率可达１．９２３Ｇｂｐｓ。

近年来，现代高性能微处理器的速度已经突破了１ＧＨｚ，芯片问的传输速率

也达到几百兆赫兹，在ＣＭＯＳ电路系统中进行６００Ｍｂｐｓ以上的信号传输已经不可避免。在众多用于高速数据传输的接口电平形式中，只有ＬＶＤＳ能够实现高速度、低功耗、低噪声以及低成本的结合而无需折衷。因此，国际上对ＬＶＤＳ及其相关产品的研究开发十分活跃，各大公司均推出了ＬＶＤＳ信号的ＡＳＩＣＩ／Ｏ接口单元产品系列，如国家半导体公司的ＤＳ９０、ＤＳ９２系列速度达到６００Ｍｂｐｓ，德州仪器公司的ＳＮ６５ＬＶＤＳ和ＳＮ７５ＬＶＤＳ系列速度达到４００Ｍｂｐｓ～６００Ｍｂｐｓ，

差分信号电路的设计

第一章绪论３

ＦＡＲＡＤＡＹ公司的ＬＶＤＳＴ８０Ｈ９０Ａ和ＦＸＬＶＴＸ０８０ＨＡＯＡ系列速度达到６００Ｍｂｐｓ左右，富

士通公司的ＣＥ６１、ＣＥ７１系列的速度也达到了３００ＭＨｚ～４００ＭＨｚ。这些产品在

高性能计算机、电讯、通讯、显示及消费电子等领域得到广泛的应用。ＬＶＤＳ高

速Ｉ／０接口单元是高性能计算机和通讯电子设备中重要的构件，直接影响到系统

性能。但是，国外把这些研究成果都作为核心机密。为了掌握高性能计算机中的

这项重要技术，我们必须研究开发具有自主知识产权的ＬＶＤＳＩ／ｏ接口单元。

ＬＶＤＳ高速Ｉ／０接口单元包括ＬＶＤＳ驱动器、ＬＶＤＳ接收器和ＬＶＤＳ偏置单元。

１．４ＬＶＤＳ的典型结构

目前ＬＶＤＳ产品主要有美国国家半导体公司全系列的ＬＶＤＳ产品和德州仪器半

导体司的ＬＶＤＳ产品系列。美国国家半导体公司这方面更具优势，其产品主要有

四种典型结构，是目前数据传输和交换常用的四种方式。ＬＶＤＳ技术的应用领域也

日渐普遍。在高速系统内部、系统背板互连和电缆传输应用中，驱动器、接收器、

收发器、并串转换器／串并转换器以及其他ＬＶＤＳ器件的应用正同益广泛。接口芯

片供应商正推进ＬＶＤＳ作为下一代基础设施的基本构造模块，以支持手机基站、

中心局交换设备以及网络主机和计算机、工作站之间的互连。

其典型结构：

（１）点到点结构。基本的发射和接收结构，用于两点间固定方向信号传输；

（２）点到多点结构。广播式总线结构连接多个接收端到一个发送端，常用于数

据分配；

（３）多点到多点结构。多点互连总线使点到点之间互连降到最少，同时提供双

向，半双工通讯能力，在同一时间，只能有一个发送器工作：

（４）矩阵开关结构。通常应用于需要非常高的信号交换通路的系统中，实现全

双工通信。

对应点到点或点到多点结构，有ＬＶＤＳ线路驱动／接收器和ＬＶＤＳ串行／解串

器（Ｃｈａｎｎｃｌｌｉｎｋ）系列产品。对于多通道、宽带、大动态的数据传输，ＬＶＤＳ串

行／解串器将是很好的解决方案。雷达系统中，分系统之问的数据传输，分系统

内通过背板的数据传输应用ＬＶＤＳ串行／解串器将大大减少电缆、接插件以及ＰＣＢ

背板的复杂度。这种产品在雷达系统中有很好的应用前景。

对应点对多点或多点到多点结构的应用，ＢｕｓＬＶＤＳ技术能最好地适应这些

应用。ＢｕｓＬＶＤＳ、ｍＬＶＤＳ线路驱动／接收器系列的扩展，为多点应用场合而设计，

这时总线两端都终接电阻。ＢｕｓＬＶＤＳ驱动器提供约１０ｍＡ的输出电流，因而能

被用于重负载的背板上，那里的等效阻抗低于１００Ｑ，这罩驱动器会有３０～５０Ｑ

范围的负载。在一些大的数据通信系统中，要构造大的高速背板，ＬＶＤＳ技术是

差分信号电路的设计

一４ＬＶＤＳ（Ｌｏｗ—ＶｏＲａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用

最理想的解决方案。

１．５本文主要工作

本文项目来源于中芯国际研发产品之一，在０．１３ｕｍ下的传输速率为６２２Ｍｂｐｓ

的ＬＶＤＳ驱动器电路的设计、版图、后仿真以及最后的流片。设计点路的内容包括ＬＶＤＳ驱动器从ｃｏｒｅ至ｌＪｐａｄ的Ｉ／Ｏ设计，以及其偏置电路的设计。

本文涉及两大电路的设计：一是６２２Ｍｂｐｓ驱动器（Ｄ（）ＹＯ电路的设计，在此设

计中将对其各个模块的功能以及其实现进行描述，以及整个驱动器的电特性性能指标：二是驱动器的偏置电流电压源（ＣＢＧ）的设计。介绍偏置电路的原理，以及公式推导以至最后的仿真。最后介绍ＬＶＤＳ驱动器在平板电视（ＦＰＤＬｉｎｋ）中的应用。

本文各章安排如下：第一章介绍了ＬＶＤＳ驱动器的基本原理以及电路设计应该

满足的电特性。详细介绍０．１３ｕｍ６２２ＭｂｐｓＬＶＤＳ驱动器的设计；第二章简单介绍通常Ｉ／Ｏ的工作原理及特性；第三章分析了ＬＶＤＳ接收器的基本原理以及电路设计应该满足的点特性。第四章介绍ＬＶＤＳ驱动器所用的偏置电路的基本原理，偏置电压的计算以及带隙基准在此偏置电路中的应用。最后，第五章介绍此款ＬＶＤＳ驱动器Ｉ／Ｏ在平板显示器ＦＩａｔＰａｎｅｌＤｉｓｐｌａｙｆＰｅｎ）中的应用。

差分信号电路的设计

第二章Ｉ／ｏ工作原理及特性５

第二章Ｉ／０工作原理及特性

２．１Ｉ／Ｏ工作原理

２．１．１通用Ｉ／Ｏ工作原理

Ｉ／Ｏ（１ｎｐｕｔ／Ｏｕｔｐｕｔ）端口主要指小型机周边各种接口，诸如ＲＳ２３２端口（串行

接口）、并行端口、ＵＳＢ口、光纤通道接口等。

通常意义上的ｉ／ｏ有主要两个功能：（１）将信号从系统外部引脚（ＰＡＤ）经过

降压输入到系统内核（ＣｏＲＥ）；（２）将信号从系统内核（ＣｏＲＥ）升压输出到系统

外部引脚（ＰＡＤ）。由于内部和外部的条件各有不同，选用不同的标准ｉ／ｏ可以达

到所需电压之间的转换。系统内部器件（ＣｏｒｅＤｅｖｉｃｅ）使用较低电压，通常为

１．０／１．２／１．８Ｖ，相应的ＩＯ器件（１０Ｄｅｖｉｃｅ）使用较高电压，通常为５／３．３／２．５Ｖ，

本文所介绍的０．１３ｕｍＬＶＤＳ６２２Ｍｂｐｓ驱动器的内部ＣＯＲＥ所加的电压为１．２Ｖ，

其ｌＯ部分所加的电压为２．５ｖ。其示意图如图２．１ａ和ｂ所示。类似的Ｉ／Ｏ原理

在许多特殊ｌ，０中都有用到。在本文所提到的ＬＶＤＳ驱动器中也有涉及。

Ｃ

Ｃ

ＯＥＮ

ＲＥＮ

图２．１ａＩ／Ｏ示意图ａ

差分信号电路的设计

！ＬＶＤＳ（Ｌｏｗ－ＶｏｌｔａｇｅＤ／ｆｆｅｒｅｎｔｉａｌｓｉｇＩｌａｌｉｎｇ）设计及应用

ｊ

图２．１ｂＦＯ示意图ｂ

２．１．２ＥＳＤ保护

静电多由绝缘体物体问互相磨擦或干燥空气与绝缘物磨擦产生．当它能量积

累到一定程度，防碍它中和的绝缘体再也阻挡不住时，即发生剧烈放电。即静电放电（ＥＳＤ），这时的最高电压可达几千乃至几万伏．势必对静电敏感组件造成损害。

静电放电（ＥＳｏ）及电气过载（ＥＯＳ）对电子元器件造成损害的主要机理有：热二

次击穿：金属镀层熔融：介质击穿：气弧放电：表面击穿：体击穿等。

ＥＳＤ的特殊性：一是静电的产生和积累要一定的条件和过程，所以未加保护也

不见得件件产品都会受到ＥＳＤ伤害，有一定的”偶然性；二是由于多数情况下ＥＳＤ能量都较小，所以受到ＥＳＤ伤害的也并不表现为立即报废，有些仅表现为漏电增加，工作不稳定，甚至在出厂测试中一时表现不明显。

静电放电的模式以及工业测试标准：因ＥＳＤ产生的原因及其对集成电路放电

的方式不同，ＥＳＤ目前被分类为下列四类：

（１）人体放电模式（Ｈｕｍａｎ—ＢｏｄｙＭｏｄｅｌ，ＨＢＭ）

（２）机器放电模式（ＭａｃｈｉｎｅＭｏｄｅｌ．ＭＭ）

（３）组件充电模式（Ｃｈａｒｇｅｄ－ＤｅｖｉｃｅＭｏｄｅｌ，ＣＤＭ）

（４）电场感应模式（Ｆｉｅｌｄ—ＩｎｄｕｃｅｄＭｏｄｅｌ，ＦＩＭ）其中主要放电模式在集成电路产品的ＥＳＤ规格如表２．１所示：

差分信号电路的设计

第二章Ｉ／Ｏ工作原理及特性７

表２．１集成电路产品的ＥＳＤ规格

人体放电模式机器放电模式组件充电模式

（Ｈｕｍａｎ－Ｂｏｄｙ（Ｍａｃｈｉｎｅ（Ｃｈａｒｇｅｄ－Ｄｅｖｉｃｅ

Ｍｏｄｄ）Ｍｏｄｄ）ＭｏｄｅＤ

Ｏｋｅｙ２０００Ｖ２００Ｖ１０００Ｖ

Ｓａｆｅ４０００Ｖ４００Ｖ１５００Ｖ

Ｓｕｐｅｒ１００（）ｏＶ１０００Ｖ２】∞ＯＶ

人体放电模式（ｔｒａＭ）的ＥＳＤ是指因人体在地上走动磨擦或其它因素在人体

上已累积了静电，当此人去碰触到Ｉｃ时，人体上的静电便会经由ＩＣ的脚（ｐｉｎ）而进入ＩＣ内，再经由ＩＣ放电到地去；

机器放电模式的ＥＳＤ是指机器（例如机械手臂）本身累积了静电，当此机器去

碰触到ＩＣ时，该静电便经由ＩＣ的ｐｉｎ放电；

组件充电模式是指ＩＣ先因磨擦或其它因素而在Ｉｃ内部累积了静电，但在静

电累积的过程中ＩＣ并未被损伤。此带有静电的ＩＣ在处理过程中，当其ｐｉｎ去碰触到接地面时，ＩＣ内部的静电便会经由ｐｉｎ自ＩＣ内部流出来，而造成了放电的现象：

ＦＩＭ模式的静电放电发生是因电场感应而起的。当ＪＣ因输送带或其它因素

而经过一电场时，其相对极性的电荷可能会自一些ｌＣ脚而排放掉，等ＩＣ通过电场之后，ｌｃ本身便累积了静电荷，此静电荷会以类似ＣＤＭ的模式放电出来。

在微电子技术飞速发展的今天，在对Ｉｃ特性要求越来越高的情况下，尤其对于

复杂电磁环境中的Ｉｃ，怎样处理好ＥＳＤ的保护问题很值得我们去认真地考虑。

２．２通常Ｉ／Ｏ的性能指标

Ｉ／０工作的好坏主要由％，％＋，％一，匕，Ｌ等许多性能指标来决定，表２－１为某款Ｉ／０部分性能指标。根据不同的驱动能力厶，Ｌ可以分为很多档，这里只是列举驱动电流为２ｍＡ情况下Ｌ，Ｌ的值。

ＳｙｍｂｏｌＰａｒａｍｅｔｅｒＭｉＩＩ．ＮｏｒｆｆｌＭａｘ

Ｖ１．ＩｎｐｕｔＨｉｇｈＶｏｌｔａｇｅ１．７Ｖ５．５Ｖ

妇ＩｎｐｕｔＬｏｗＶｏｌｔａｇｅ＿ｏ．３ＶＯ．７Ｖ

ｖＴＴｈｒｅｓｈｏｌｄｐｏｉｎｔ１－２９Ｖ１．３９Ｖ１．５Ｖ

ＶＴ＋ＳｃｈｍｉｔｔｔｒｉｇＬＯｗｔｏＨｉｇｈｔｈｒｅｓｈｏｌｄｐｏｉｎｔ１．５８Ｖ１．６５Ｖ１．７１Ｖ

ＶＴ－Ｓｃｈｍｉｔｔｔｒｉｇ．ＨｉｇｈｔｏＬｏｗｔｈｒｅｓｈｏｌｄｐｏｉｎｔ０．９５Ｖ１．０１Ｖ１．０６Ｖ

ＴＪＪｕｎｃｔｉｏｎＴｅｍｐｅｒａｔｕｒｅＯ℃２５℃１２５℃

差分信号电路的设计

８ＬＶＤＳ（Ｌｏｗ－Ｖｏｌｔａｇｅ

ＩｎｐｕｔＬｅａｋａｇｅＣｕｒｒｅｎｔＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用±ｌｕＡ

±ｌｕＡ

５７ｋｏｈｍ

５７ｋｏｈｍＩＬｌｏｚＲＰＵＲＩ＇Ｄ

ＶＯＬ

ＶＯＨ

ＩＯＬ

ＩＯＨＴｒｉ—ＳｔａｔｅｏｕｔｐｕｔｌｅａｋａｇｅｃｕｒｒｅｎｔＰｕｌｌ ｕｐＲｅｓｉｓｔｏｒＰｕｌｌ－ｄｏｗｎＲｅｓｉｓｔｏｒＯｕｔｐｕｔｌｏｗＯｕｔｐｕｔｈｉｇｈ７３ｋｏｈｍ８２ｋｏｈｍ１１２ｋｏｈｍ１６０ｋｏｈｍ０．４Ｖｖｏｌｔａｇｅ＠ＩＯＬ＝２…４．２４ｍＡｖｏｌｔａｇｅ＠ｌｏｕ＝２，４…２４ｍＡＣＵＩＴｅＨ［＠ＶＯＬ＝０．４Ｖ２ｍＡ２．４ＶＬｏｗｌｅｖｅｌｏｕｔｐｕｔＨｊｇｈｌｅｖｅｌ２，４ｍＡ２．８ｍＡ３．９ｍＡ５．６ｍＡ４．８ｍＡ８．８ｍＡｏｕｔｐｕｔｃｕｒｒｅｎｔ＠ＶＯＨ＝２．４Ｖ

２ｍＡ

差分信号电路的设计

第三章ＬＶＤＳ驱动器９

第三章ＬＶＤＳ驱动电路设计

３．１ＬＶＤＳ驱动器的原理和性能指标

ＬＶＤＳ驱动器电路的原理［６］如图３．１所示，Ｉｓｓ是３．５ｍＡ的恒流源，Ｍｌ、

Ｍ２、Ｍ３和Ｍ４是尺寸工艺相同的ＮＭＯＳ管，Ｖ１和Ｖ２是由同一输入ＣＭＯＳ信号导出的互为反相的信号，输出ＯＵＴｌ和ＯＵＴ２在外部接阻值为１０００ｈｍ的终端电阻，构成回路。当Ｖ１为高电平，Ｖ２为低电平时，Ｍ１和Ｍ４管导通，Ｍ２和Ｍ３管截止，电流从ＯＵＴｌ流向ＯＵＴ２，并产生３５０ｍＶ的压降：反之，当ｖｌ为低电平，Ｖ２为高电平时，Ｍ２和Ｍ３管导通，Ｍ１和Ｍ４管截止，电流从ＯＵＴ２流向ＯＵＴｌ，并产生３５０ｍＶ的压降。这样就把一个ＣＭＯＳ信号转换成了ＬＶＤＳ信号。

图３．１ＬＶＤＳ驱动器电路原理不恿幽

在ＬＶＤＳ系统中，采用差分方式传送数据，有着比单端传输方式更强的共

模噪声抑制能力。道理很简单，因为一对差分线对上的电流方向是相反的，当共

模方式的噪声耦合到线对上时，在接收器输入端产生的效果是相互抵消的，因而

对信号的影响很小。这在前面章节中已有详细推导，这里不再重复说明。这样，

就可以采用很低的电压摆幅（见表３．１）来传送信号，从而可以大大提高数据传输速率和降低功耗。表３．１是ＬＶＤＳ驱动器的主要电特性参数。

差分信号电路的设计

ＬＶＤＳ（Ｌｏｗ－ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用

表３．１ＬＶＤＳ驱动器直流与交流电特性

言濑ＰａｒａｍｅｔｅｒＣｏｎｄｉｔｉｏｎｓＭｉｎｉｍｕｍＴｙｐｉｃａｌＭａｘｉｍｕｍ

Ｖ曲Ｏｕｔｐｕｔｖｏｌｔａｇｅｈｉｇｈ，Ｖ∞ｏｒＶｏｂＲｌｏａｄ＝１００ｌＱ±１５％１４７５ｍＶ

ＶａＯｕｔｐｕｔｖｏｌｔａｇｅｌｏｗ，Ｖ０４ｏｒＶｅｂＲ１０ａｄ＝１００Ｑ±１５％９２５ｍＶ

Ｉ‰ｌＯｕｔｐｕｔｄｉｆｆｅｒｅｎｔｉａｌｖｏｌｔａｇｅＲＩｏａｄ二１００Ｑ±１５％２５０ｍＶ４５０ｍＶ

ＵＯｕｔｐｕｔｏｆｆｓｅｔｖｏｌｔａｇｅＲｌｏａｄ＝１００Ｑ±１５％１１２５ｍＶ１２５０ｍＶ１３７５ｍＶ

ＩＡ‰ＣｈａｎｇｅｉｎＩ‰Ｉｂｅｔｗｅｅｎ一０ａｎｄＲｌｏａｄ＝１００Ｑ±１５％５０ｍＶ／１５０ｍ

‘１’Ｖ舞

△Ｖ∞ＣｈａｎｇｅｉｎＶ∞ｂｅｔｗｅｅｎ‘０’ａｎｄ‘１’Ｒｌｏａｄ＝１００Ｑ±１５％５０ｍＶ

Ｉ媳ＩＩｂＯｕｔｐｕｔｃｕｒｒｅｎｔＤｒｉｖｅｒｓｈｏａｅｄｔｏ２４ｍＡ

ｇｒｏｕｎｄ

ＩｍＯｕｔｐｕｔｃｕｒｒｅｎｔＤｒｉｖｅｒｓｓｈｏｏｅｄ１２ｍＡ

ｔｏｇｅｔｈｅｒ

＃‘５０ｍＶ’ｉＪｆｏｒｓｔｅａｄｙｓｔａｔｅａｎｄ‘１５０ｒａＶ＇ｆｏｒｄｙｎａｍｉｃ．

诹ＰａｒａｍｅｔｅｒＣｏｎｄｉｔｉｏｎｓＭｉｎＭａｘ

ＣｌｏｃｋＣｌｏｃｋｓｉｇｎａｌｄｕｔｙｃｙｃｌｅ２５０ＭＨｚ４５％５５％

ｔｆａｌｌＶ“ｆａｌｌｔｉｍｅ，２０－８０％ＲＭ＝ＩＯＯＱ±１５％２６０ｐｓ０．３＋Ｔｕ甜

ｔｍＶｏａｒｉｓｅｔｉｍｅ．２０－８０％Ｒ１０ａｄ＝ｌＯＯｆｊ±１５％２６０ｐｓＯ．３ Ｔｕｉ

ＴＩｋｗｌｌｔｐｈｈ－铀岫Ｉｏｒｌｔｐｈｍ一～Ｉｈｌ，ｄｉｆｆｅｒｅｎｔｉａｌＲ１０ａｄ＝１００ｆ２－＊１５％５０ｐｓ

ｓｋｅｗ

群弛ｆ括ｔｈｅｕｎｉｔｉｎｔｅｒｖａｌ：

３．２差分信号抗噪特性从差分信号传输线路上可以看出，若是理想状况，线路没有干扰时，在

差分信号电路的设计

第三章ＬＶＤＳ驱动器

发送侧，可以形象理解为：

ＩＮ＝ＩＮ４－ ｌＮ．

在接收侧，可以理解为：

ＩＮ４－－ＩＮ－＝ＯＵＴ

所以：

ｏＵＴ＝ＩＮ

在实际线路传输中，线路存在干扰，并且同时出现在差分线对上，在发送侧，

仍然是：

ＩＮ＝ＩＮ４－．ＩＮ－

线路传输干扰同时存在于差分对上，假设干扰为ｑ，则接收侧：

（ＩＮ＋４－ｑ）－（ＩＮ－＋ｑ）＝ＩＮ＋－ｌＮ ＝ＯＵＴ

所以：

ＯＵＴ＝ＩＮ

噪声被抑止掉。

上述可以形象理解差分方式抑止噪声的能力。在实际芯片中，是在噪声容限

内，采用“比较”及“量化”来处理的。

ＬＶＤＳ接收器可以承受至少±ｌｖ的驱动器与接收器之问的地的电压变化［３］。

由于ＬＶＤＳ驱动器典型的偏置电压为＋１．２Ｖ，地的电压变化、驱动器偏置电压以

及轻度耦合到的噪声之和，在接收器的输入端相对于接收器的地是共模电压。这个共模范围是：＋０．２Ｖ～＋２．２Ｖ。建议接收器的输入电压范围为：０Ｖ～＋２．４Ｖ。

３．３０．１３微米６２２ＭＬＶＤＳ驱动器的设计

３．３．１ＬＶＤＳ６２２Ｍ驱动器电路设计

为了得到更好的信噪比（ＳＮＲ），驱动器和接收器的终端中间应该端接电阻。

偏置电流可以从要么偏置电流源（ＣＢＧ）或者偏置电流镜（ＣＢＲ）得到。ＬＶＤＳ驱动器的输入输出示意图如图３．２所示。

差分信号电路的设计

坚ＬＶＤＳ（Ｌｏｗ—ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌｓｉ印ａｌｉｎｇ）设计及应用

ＰｉｎＩ是信号输入，两个控制Ｐｉｎ是ＯＥＮ和ＰＤＮ，他们是用来定义驱动器的

工作状态的。这些引脚都是接在ＣＯＲＥ逻辑上的，即使用ＣＯＲＥ电压。另外两个ＩｎｐｕｔＰｉｎ为ＶＢＧＲ和ＩＲＥＦＢ。这两个Ｐｉｎ是用来连接带隙基准提供的参考电压和连接偏置电流源（镜）产生的基准电流的。关于带隙基准将在第四章ＬＶＤＳ偏置单元内详细介绍。

ＬＶＤＳ输出ＴＸＮ，ＴＸＰ的逻辑关系和输入以及控制Ｐｉｎ的关系如表３．２所示：

表３．２

ＭＯＤＥ

ＰＤＮｏＥＮＩ

Ｏ

Ｏ

０ｕｔｐｕｔ１

１

ＰｏｗｅｒＤｏｗｎＯＸｌＸＸ１０Ｚ０１ＺＬＶＤＳ６２２Ｍ驱动器输入输出真值表ｏＵＴＰＵＴＴＸＰＯＴｘＮ１ｌＮＰＵＴ

ＬＶＤＳ驱动器电路主要分为升压单元、输入信号调整单元、ＬＶＤＳ驱动单元、

反馈电路、输出信号调整单元以及ＥＳＤ保护电路主要六部分，如图３．３所示。

图３．３ＬＶＤＳ驱动器电路结构框图

差分信号电路的设计

第三章ＬＶＤＳ驱动器１３

升压单元：这个单元主要完成的功能为将ｃｏｒｅ内电压进行升压处理，信号ｌ为

内部电压为１．２Ｖ的比特率为６２２Ｍｂｐｓ的高速数据信号，ＰＤＮ和ＯＥＮ信号同样也是１．２Ｖ。ＰＤＮ为低电平时，ＬＶＤＳ输出高阻态，其用处使当其和其他Ｉ／Ｏ结合使用的时候输出不影响其他ｙｏ的正常输出，不造成漏电等等负面效应。当ＰＤＮ为高电平时，使ＯＥＮ和Ｉ的后续逻辑正常工作。ＯＥＮ为高电平时，将Ｉ关断，

输出Ⅱ为低电平，此时ＬＶＤＳ因为没有输入而不工作；ＯＥＮ为低电平时使Ｉ通过升压单元输出ｌＩ，此时Ⅱ为２．５ｖ的比特率为６２２Ｍｂｐｓ的高速数据信号，此时信号因为升压，不一定立刻满足占空比５０％，所以需要后面的输入信号调整单元对其进行信号改善。

输入信号调整单元：该单元主要功能为将输入的经过升压后的ＩＩ信号进行改

善，恢复成其输入的数据（包括最小数据宽度，数据组成等等）。并将该数据进行复制和反向输出ＩｌＩ和肼，该输出信号用来进行对Ｌ、ｒＤＳ驱动单元进行开关驱动。

ＬＶＤＳ驱动单元：该部分为差分信号产生单元，电路原理框图如３．４所示。

ＶＤＤ

图３．４ＬｖＤｓ驱动单元示意图

ＬＶＤＳ驱动器输入分别来自输出信号调整单元和输入信号调整单元，后面

１０００ｈｍ的电阻是端接在Ｕ，ＤＳ接收器上的。其中来自输入信号调整单元的有控制四个ＭＯＳ管开关的四路信号，电流源来自输出信号调整单元。因为ＬＶＤＳ的ｓｐｅｃｉｆｉｃａｔｉｏｎ要求输出的差分信号幅值介于２５０ｍＶ和４５０ｍＶ之间，所以通过１０００ｈｍ的电流典型值这里设为３．５ｍＡ。其工作原理在３．２中已经谈过，这里不在赘述。

反馈电路：该模块主要是把输出的两路信号所涉及到的ｏｆｆｓｅｔ电压（在ＬＶＤＳ

ｓｐｅｃｉｆｉｃａｔｉｏｎ中有所要求）进行反馈，使其稳定在１．２Ｖ左右。输出信号调整单元：该模块主要完成两个功能：

差分信号电路的设计

一１４ＬＶＤＳ（Ｌｏｗ－ＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ）设计及应用

ＬＶＤＳ驱动器将电流源进行镜像，负责给驱动器提供３．５ｍＡ的电流，

将反馈单元输出的Ｖｏｓ电压和带隙基准输出的基准电压进行比较、放大，形

成负反馈，和反馈电路共同将输出的Ｖｏｓ电压稳定在１．２ｖ左右。

ＥＳＤ保护电路：因为ＬＶＤＳ输出ＴＸＰ，ＴＸＮ值接连到外界，所以有风险产生

静电放电现象，所以在输出的Ｐｉｎ上设置ＥＳＤ保护是十分有必要的。

３．３．２ＬＶＤＳ６２２Ｍ驱动器电路理想网表仿真

该ＬＶＤＳ６２２Ｍｂｐｓ驱动器电路的设计及理想网表的提取是在ＵＮＩＸ平台下

使用Ｃａｄｅｎｃｅ公司的Ｖｉｒｔｕｓｏ完成的，提取的网表为Ｈｓｐｉｃｅ格式。使用的仿真工具是Ｍｅｎｔｏｒ公司的Ｅｌｄｏ和Ｅｚｗａｖｅ。在对该电路进行仿真时，仿真电流源时，分别验证了电流源用到的放大器的共模噪声抑制比（ＣＭＲＲ），电源噪声抑制比（ＰＳＲＲ＋／－），以及放大器的开环增益，达到了较好的效果。仿真传输器时，验证了其用到的两极放大器的相位裕（ＰｈａｓｅＭａｒｇｉｎ），仔细仿真了在

ＳＮＦＰ，ＦＮＳＰ，ｔｙｐｉｃａｌ—ｔｙｐｉｃａｌ（Ｔｆ），ｓｌｏｗ—ｓｌｏｗ（Ｓｓ），ｆａｓｔ ｆａｓｔ（聊以及

ＡＮＳＩ／ＴＩＡ／ＥＩＡ．５４４．Ａ－２００１标准。．温度Ｏ－１２５‘Ｃ，ＶＤＤ，ＶＣＣ正负１０％情况下传输器的工作情况，符合

电流源的中放大器各项性能仿真结果如图３．５到３．１０所示：

图３．５电流源中放大器的共模抑制比（ＣＭＲＲ）

差分信号电路的设计

第三章ＬＶＤＳ驱动器

图３．５为电流源中放大器的共模抑制比（ｃＭＲＲ），其测试方法是将放大器的

输入分别接帽同的输入信号（共模）ｖｃ以及不同的两路信号（差模）Ｖｄ，差模中一路信号为共模输入的信号，放大器输出的两路输出分别为Ｖｏｃ和Ｖｏｄ，共模增益为Ａｃ＝Ｖｏｃ／Ｖｃ，差模增益Ａｄ＝Ｖｏｄ／Ｖｄ，共模抑制比定义为：ＣＭＲＲ＝２０１０９Ｉ＿Ａｄ／Ａｃｌ。

对其进行ＡＣ扫插，将ＣＭＲＲ单独显示出来的到图３．５．图中的５根曲线分别在ＴＬＳＳ，ＦＦ，ＳＮＦＰ，ＦＮＳＰ的情况下分别测得的ＣＭＲＲ曲线。

其激励文件主要部分见附录１。

可以看出在频率范围＜１×１０７Ｈｚ之内，放大器的共模掷制比在除了ＦＦ情况

下均在６０ｄＢ之上，ＦＦ情况也能达到５５ｄＢ以上，说明该放大器具有较好的共模

抑制比ＣＭＲＲ。

图３．６为电流源中放大器的电压噪声抑制比（ＰＳＲＲ＋），ＰＳＲＲ＋代表给ＶＤＤ

上加噪声。其测量方法为在输入的ｖｄｄ上加上一交流小噪声，对其进行ＡＣ扫描，

可以看到在近似频率范围＜１×１０６Ｈｚ时电压ｖｄｄ上的噪声对输出的噪声对其输出

的影响小于一６０ｄｂ。说明该放大器对电源Ｖｄｄ上豹噪声干扰机制比较好。其测量方法见附录２

图３．６电流源中放大器的电压噪声抑制比（ＰＳＲＲ＋）

图３．７为电流源中放大器的电压噪声抑制比（ＰＳＲＲ，），其测量方法为在输入

的ＶＳＳ上加上一交流小噪声，对其进行ＡＣ扫描，可以看到在近似频率范围＜１×

１０６Ｈｚ时电压地上的噪声对输出的影响小于－６０ｄｂ。说明该放大器对电源ＶＳＳ上的

噪声干扰机制比较好。其测量方法见附录３

差分信号电路的设计

图３．７电流源中放大器的电压噪声抑制比（ＰＳＲＲ一）

图３．８为电流源中放大器的开环增益，在频率范围＜１×１０４Ｈｚ时器放大倍数约

为１０００倍。

图３．８电流源中放大器的开环增益（ＯＰＥＮＬＯＯＰＧＡＩＮ）

电流源主要输出一个不受温度影响的基准电流，因此我们需要设计一个基准

电压，其原理以及基准电压仿真结果在第４章偏置单元中详细介绍。

做完给驱动器提供电流以及基准电压的电流源之后，接下来对驱动器的性能

进行仿真，激励主体见附录４；

在该激励中，分别测量了ＴＬＦＦ，ＳＳ，ＳＮＦＰ，ＦＮＳＰ情况下输入信号为６２２ＭＨｚ

的ＬＶＤＳ驱动器（１）单端输出最大值ｍａｘｖａｌ和最小值ｍｉｎｖａｌ，所取的采样范围为

差分信号电路的设计

第三章ＬＶＤＳ驱动器１７

ｌＯｎｓ到ｌＯＯｎｓ中ＴＸＰ端的最小值和ＴＸＮ端的最大值。

．ｍｅａ￥ｔｒａｎｍｉｎｖａｌｒａｉｎｖ（ＴＸＰ）Ｆｒｏｍ＝１０ｎｔｏ＝１００ｎ

．ｍｅａｓｔｒａｎｍａｘｖａｌｍａｘｖ（ＴＸＮ）Ｆｒｏｍ＝１０ｎｔｏ＝１００ｎ

（２）ｏｆｆｓｅｔ电平Ｖｏｓ。

．ｍｅａ￥ｔｒａｎｖｏｓｌｆｉｎｄＶ（ＴＸＰ）ｗｈｅｎＶ（ＴＸＰ）－－Ｖ（ＴＹ（Ｎ）ｃｒｏｓｓ＝ＩＳ

．ｍｅａ￥ｔｒａｉｌｖｏｓ２ｆｉｎｄｖｆｒｘＰ）ｗｈｅｎＶ（ＴＸＰ）＝Ｖ（ＴＸＮ）ｃｒｏｓｓ＝１６

．ｍｅａｓｔｒａｎｖｏｓ３ｆｉｎｄＶ（ＴＸＰ）ｗｈｅｎＶ（ＴｘＰ）＿Ｖ口ⅪＤｃｒｏｓｓ＝１７

．ｍｅａｓｔｒａｎｖｏｓ４ｆｉｎｄＶ（ＴＸＰ）ｗｈｅｎＶ（ＴＸＰ）＝Ｖ（ＴＸＮ）ｃｒｏｓｓ＝１８

．ｍｅａ￥ｔｒａｉｌｖｏｓ５ｆｉｎｄＶ（ＴＸＰ）ｗｈｅｎＶ（ＴＸＰ）＝Ｖ（ＴＸＮ）ｃｒｏｓｓ＝１９

．ｍｅａｓｔｒａｎｖｏｓ６ｆｉｎｄＶ（ＴＸＰ）ｗｈｅｎＶ（ＴＸＰ）＝Ｖ（ＴＸＮ）ｃｒｏｓｓ＝２０

测量方法为取ＴＸＮ和ＴＸＰ两端单端信号输出的交叉点作为ｏｆｆｓｅｔ电平Ｖｏｓ，

所取的采样点为第１５—２０六个Ｖｏｓ值。

差分以后波形的上升时问ｔｒｉｓｅ和下降时间ｆｌａｉｌ。

．ｍｅａｓｔｒｉｓｅｔｒｉｇｐａｒ（’ｖｃｒｘＰ）一Ｖ（ＴＸＮＤ

＋ｔａｒｇｐａｒ（＇Ｖ（ＴＸＰ）－Ｖ（ＴＸＮ）９

．ｍｅａ￥ｔｈｌｌｔｒｉｇｐａｒ（＇Ｖ（ＴＸＰ）－Ｖ（ＴＸＮ）９ｖａｌ＝’ｍａｘｖａｌ－ｍｉｎｖａｌ一０．４＋（ｉｎａｘｖａｌ ｍｉｎｖａｌ）’

＋ｔａｒｇｐａｒ（＇Ｖ（ＴＸＰ） Ｖ（１Ⅻ）’

这里ｔｒｉｓｅ指的是从差分波形最大值与最小值差值的２０％一８０％的上升时间。

时间点为第２５和第２６个上升下降沿。

差分后波形的最大值ｍａｘｖｏｄ和最小值ｍｉｎｖｏｄ。

．ｍｅａ￥ｔｒｉｍｍａｘｖｏｄｍａｘｐａｒＣＣ（ＴＸＰ）－Ｖ（ＴＸＮ）３ｆｒｏｍ＝１０ｎｔｏ＝１００ｎ

．ｍｃａｓｔｒａｎｍｉｎｖｏｄｒａｉｎｐａｒＣＣ（ＴＸＰ）一Ｖ（ＴＸＮ）９ｆｒｏｍ＝１０ｎｔｏ＝１００ｎ

以及ｍａｘｖｏｄ和ｍｉｎｖｏｄ绝对值的差值ｄｅｌｔａｖｏｄ。

．ｍｅａｓｔｒａｎｄｅｌｔａｖｏｄｐａｒａｍ＝＇ｍａｘｖｏｄ＋ｍｉｎｖｏｄ’一

因为是绝对值相减，这里写成ｍａｘｖｏｄ＋ｍｉｎｖｏｄ来表示。

为了方便验证驱动器的功能和性能指标，仿真时输入的波形为频率为ｖａｌ＝’ｍｉｎｖａｉ—ｍａｘｖａｌ＋０．４＋（ｍａｘｖａｌ ｍｉｎｖａｌ）’ｒｉｓｅ＝２５ｖａｌ＝’ｍａｘｖａｌ—ｍｉｎｖａｌ－０．４＋（ｍａｘｖａｌ—ｍｉｎｖａｌ）’ｒｉｓｅ＝２５ｆａｌｌ＝２５ｖａｌ＝＇ｍｉｎｖａｌ—ｍａｘｖａｌ＋０．４。（ｍａｘｖａｌ－ｍｉｎｖａｌ）’ｆａｌｌ＝２５Ｔｆａｌｌ指的是从差分波形最大值与最小值差值的８０％－２０％的下降时间。所取的采样

３３１ＭＨｚ的方波，即彼特率为６２２Ｍｂｐｓ的０１０１０１…信号，在输出的ＴＸＮ，ＴＸＰ两个Ｐｉｎ上分别加上１５ｐｆ的电容负载。１０００ｈｍ的电阻为ｓｐｅｃｉｆｉｃａｔｉｏｎ要求接在驱动器和接收器之间的电阻。Ｔｒａｎｓ部分用来测试所选定节点的节点电流和节点电压，这部份所涉及的节点是在设计电路中需要测试的一些关键点。

本文来源：https://www.bwwdw.com/article/myj1.html