数电实验-实验报告-实验十六 - 图文

实验十六 （N-1/2）分频器

一、实验目的

1、掌握74193同步四位二进制可逆计数器的逻辑功能； 2、用74193设计可编程计数器和（N-1/2）分频器。

二、实验原理

1.74193逻辑功能：

74193是同步四位二进制可逆计数器；其功能如表1。 表1 74193功能表 Cpu CpD Rd LD' D3 × × 1 其中：

（1）进位信号Co’：Co’=（Q3·Q2·Q1·Q0·Cpu’）’即：计数器状

n

n

n

n

D2 ×

D2 × ×

D1 ×

D1 × ×

D0 ×

D0 × ×

Q3n+1 Q2n+1 Q1n+1 Q0n+1 Co' Bo' 1

× 1

× × 1 ×

× 1 1

0 0 0

× 0 1 1

× D3 × ×

0 D3 0 D2 0 D1 0 D0

四位二进制加法计数器 四位二进制减法计数器

态从“1111”向“0000”转换时，当Cpu的上升沿到来时，Co’输出一个

上升沿作进位信号；

（2）借位信号Bo’=（Q3’·Q2’·Q1’·Q0’·CpD’）’即：计数器状态从“0000”向“1111”转换时，当CpD的上升沿到来时，Bo’输出一个上升沿作借位信号。

2.用74193组成可编程计数器：

图2为74193组成可编程计数器示意图：当CpD =“1”，从Cpu输入时钟脉冲，用与非门对计数器输出Q3、Q2、Q1、Q0进行译码，并将译码输出反馈给LD’端。

n

n

n

n

nnnn

当D3D2D1D0=“0000”时，计数器即为8421码可编程N进制（N=2~16）加法计

数器；当LD’=（Q2·Q1）’时，可构成8421码六进制加法计数器。 3.74193组成（N-1/2）分频器： 74193组成（N-1/2）分频器电路如图：

n

n

（1）74193可编程计数器每循环一次，译码器输出一个负脉冲给LD’，同时

该负脉冲出发T’触发器，使QT’翻转一次。

（2）QT’和Cp异或输出作为可编程计数器时钟Cpu,即：Cpu?Cp，则：

①当QT’=“0”时，Cpu=Cp，可编程计数器在Cp的上升沿触发翻转。 ②当QT’=“1”时，Cpu=Cp’，可编程计数器在Cp的下升沿触发翻转。

显然，在计数器的两个相邻循环中，一个循环是在Cp的上升沿翻转；另一个是在Cp的下降沿翻转。从而使可编程控制器的进制数N比原来原来减1/2，达到（N-1/2）分频。

（3）当D3D2D1D0=“0000”时，计数器即为8421码可编程N进制（N=2~16）

加法计数器；当LD’=（Q2·Q1）’时，可构成8421码六进制加法计数器。

n

n

三、实验仪器

1.示波器1台

2.多功能电路实验箱1台

四、实验内容

1.74193功能测试

自拟实验步骤，按照74193功能表验证器功能。

（1）令Rd=“1”，则D3、D2、D1、D0输出为“0”，Co’=“1”。

（2）令LD’=Rd=“0”，则Q3、Q2、Q1、Q0分别为D3、D2、D1、D0。通过不断改变D3、D2、D1、D0加以验证，结果与74193逻辑功能一致。

（3）令CpD=LD’=“1”，且CPU接CP，则计数器开始计数，构成四位二进制加法计数器。且当计数器状态从“1111”向“0000”转换时，当Cpu的上升沿到来时，Co’输出一个上升沿作进位信号；

（4）令CpU=LD’=“1”，且CPD接CP，则计数器开始计数，构成四位二进制减法计数器。且当计数器状态从“0000”向“1111”转换时，当CpD的上升沿到来时，Bo’输出一个上升沿作借位信号。

2.74193组成可编程计数器：

（1）构成8421码六进制加法计数器：

令：LD’=（Q2n·Q1n）’，D3D2D1D0=“0000”时，从Cpu输入单脉冲P+（CPD=“1”），用发光管显示输出，列出编程计数器的时序表；

时序图如下： 0000 0001 0010 0011 0100 0101 n+1

n+1

n+1

n+1

3.（N-1/2）分频器：

（1）按图3搭接电路，用函数信号发生器的TTL信号（f=100kHz）做时钟Cp，用双踪示波器观察并记录Cp、Cpu、Q0、Q1、Q2、Q3、QT’、LD’的工作波形。

实验逻辑电路图：

Cp、Cpu、Q0、Q1、Q2、Q3、QT’、LD’的工作波形如下：

本文来源：https://www.bwwdw.com/article/5zso.html