晶体管开关电路详解 - 图文

晶体管开关电路详解

图８．１是一例发射极接地放大电路，这种电路能够通过输入信号（电压）连续地——— 模拟地控制流过集电极发射极间电流，获得输出电压。 但是开关电路，如图８．２所示是一种计数地接通／断开晶体管的集电极发射极间的电流作为开关使用的电路。

图８．３是电压增益（放大倍数）Av＝10的发射极接地型放大电路。照片８．１是给这个电路输入１ｋＨｚ、１ＶP-P信号时的输入输出波形。这时的输出波形不是通过介入耦合电容取出的， 而是集电极电位。由于AV＝10，所以输出应该是１０ＶP-P。但是由于电源电压以及发射极电阻上电压降的缘故，如照片所示，波形的上下部分均被截去（输出饱和）。

输出波形的上半周被截去的情况是由于输出电平与电源电压相等，所以集电极电阻上没有了电压降，也就是说晶体管的集电极发射极间没有电流流过（集电极电流为零）。换句话说，晶体管处于截止状态。

相反，输出波形的下半周被截去的情况是因为输出电平处于更接近ＧＮＤ电平的电位（集电极电阻上的电压降非常大），晶体管的集电极电流处于最大值。也就是说，晶体管处于导通状态。

这样的开关电路只要利用输入信号使输出波形被限幅就可以实现（使晶体管处于接通／断开状态就可以），所以可以认为只要放大电路具有非常大的放大倍数，或者加上很大的输入信号就可以。但是，这样的开关电路必须是直流的接通／断开状态（这样的用途非常多），所以必须具有一定的直流的放大倍数。

８．１．２从放大电路到开关电路图

８．４是从发射极放大电路演变到开关电路的示意图 。首先为了获得直流增益（放大倍数），从图８．４（ａ）的一般发射极放大电路中去掉输入输出的耦合电容C1、C2，得到图８．４（ｂ）的电路。进一步为了提高放大倍数，去掉发射极电阻Ｅ，变成图８．４（ｃ）的电路。这样一来，也就没有必要加基极偏置电压。当输入信号为０Ｖ时，晶体管处于截止状态 ，所以集电极就没有必要流过无用的电流——— 空载电流。因此， 如图 ８．４（ｄ）所示去掉偏置用的R1。

为了确保没有输入信号时晶体管处于截止状态，需要保留使基极处于ＧＮＤ电位的电阻R2。但是，图８．４（ｄ）的电路中如果输入信号超过＋０．６Ｖ，晶体管基极发射极间的二极管将处于导通状态，就开始有基极电流流过。也就是说，这样的状态不能限制电流，会有非常大的基极电流流过。因此，如图８．４（ｅ）所示还需要插入限制基极电流的电阻R3。这样就可以将发射极接地放大电路变形成开关电路。 ８．１．３观测开关波形

图８．５是上述电路代入了具体数值的实际开关电路，照片８．２是给这个电路输入１ｋＨｚ、２ＶP-P的正弦波时的输入输出波形。输入信号是正弦波。但是由于电路的放大倍数足够大，所以输出波形变成了方波。当输入信号电平在＋０．６Ｖ以下时体管处于截止状态，输出电平是＋５Ｖ（电源电压）。当超过＋０．６Ｖ时，晶体管处于导通状态，输出基本上是ＧＮＤ电平。

通常开关电路的输入信号只是控制开关的接通／断开，所以采用与接通／断开电平相对于的二值信号，即方波。经常用ＴＴＬ或ＣＭＯＳ等数字电路的输出直接控制开关电路。

照片８．３是给图８．５的电路输入１ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。由于用０Ｖ／＋５Ｖ的方波使晶体管于接通／断开状态，所以输出波形也是＋５Ｖ／０Ｖ的方波。这个电路可以认为是发射极接地放大电路的变形，所以与放大电路一样，输入输出信号的相位是反转的。

从照片８．３看到的输入输出波形简直就是数字电路中倒相器（ＮＯＴ电路）的输入输出波形。所以这个电路可以作为倒相器使用。但是，为了能够像数字ＩＣ那样高速动作还需要作一些改进。这将在后面介绍。

如果电源设置为＋１５Ｖ，由于输入信号是０Ｖ／＋５Ｖ的ＣＭＯＳ（ＴＴＬ）电平，所以可以作为向０Ｖ／＋１５Ｖ的ＣＭＯＳ电平变换的逻辑电平变换电路。当然反过来也可以由０Ｖ／＋１５Ｖ变换为０Ｖ／＋５Ｖ。 ８．１．４如果集电极开路

图８．５的电路中集电极连接着负载电阻Ｌ。如图８．６所示，当不连接负载电阻时这个电路的集电极就原封不动地变成输出端。把这个电路叫做开路集电极，它广泛应用于以继电器或灯泡等为外部负载的开关电路。

如图８．６所示，在使用ＮＰＮ晶体管的电路中，如果在电位高于ＧＮＤ的电源与集电极（输出端）之间连接负载，这时就像是吸入负载电流。在使用ＰＮＰ晶体管的电路中，如果在比正电源电位低的电源（在图８．６（ｂ）中是ＧＮＤ）与集电极间连接负载，这 时就像负载电流在流出。因此，这个开路集电极能够接通／断开负载电流而与负载连接几伏的电源没有关系，所以是一个对于开关外部负载非常方便的电路。

８．２发射极接地型开关电路的设计

上面图８．５所示电路的设计指标如下。输入采用０Ｖ／＋５Ｖ的４０００Ｂ系列ＣＭＯＳ逻辑电路的信号，接通／断开５ｍＡ的负载电流（＋５Ｖ电源上连接RＬ＝１ｋΩ）。

８．２．１开关晶体管的选择

由于负载电流（集电极电流）的指标是５ｍＡ，所以晶体管集电极电流IＣ

的最大额定值必须大于５ｍＡ。当晶体管处于截止状态时，连接负的电源的电压（这里是＋５Ｖ）加在集电极发射极之间和集电极基极之间。因此应选择集电极

发射极间和集电极基极间电压最大额定值VCEO、VCBO大于连接负载的电源电压的晶体管。这里按照VCEO＞＋５Ｖ，VCBO＞＋５Ｖ，Ｃ＞５ｍＡ的条件，选择２ＳＣ２４５８（东芝）。表８．１是２ＳＣ２４５８器件的特性。

顺便指出，使用ＰＮＰ晶体管时的电路就变成图８．７那样。当然使用时并不介意选择ＮＰＮ晶体管还是ＰＮＰ晶体管。

图８．５的电路已经在集电极与＋５Ｖ电源间连接了负载（RL＝１ｋΩ），所以是根据这个电源电压和负载电流来决定晶体管的。在开路集电极的场合选择的方法也完全相同。由外部负载连接的电源电压和从输出端（集电极）吸入或流出的最大负载电流共同选择晶体管。

８．２．２当需要大的负载电流时

发射极接地型开关电路的负载电流就是集电极电流，所以必须能够从输入端提供大于１／hFE的基极电流。对于图８．５的电路由于负载电流小，只有５ｍＡ，所以没有什么问题。但是当负载电流达数百毫安以上时驱动基极的电路（接续输入端的电路）就有可能无法提供足够的基极电流。 在这种情况下，需要采用称为“ 超晶体管”的hFE非常大的晶体管（例如２ＳＣ３１１３（东芝）的hFE可达到６００～３６００），或者如图８．８所示将两个晶体管达林顿连接。 如图８．８所示，采用达林顿连接时Ｔｒ１的发射极电流全部变成Ｔｒ２的基极电流，所以总的hFE是各自晶体管的hFE之积（hFE1·hFE2）。

例如，如果hＦＥ1＝hＦＥ2＝１００，那么总的hＦＥ就是１００００，用１ｍＡ的基极电流就能够开关１０Ａ的集电极电流。但是在计算达林顿连接电路的基极电流时需要注意的是，当晶体管导通时基极发射极之间的电压降是１．２～１．４Ｖ（两个VＢＥ）。

图８．９是一例采用达林顿连接的开关电路，是一个电灯开关电路。由于晶体管是达林顿连接，所以可以用０．５ｍＡ的基极电流开关０．９Ａ的负载。在设计大负载电流的电路时，还需要注意晶体管的集电极发射极间饱和电压VＣ

Ｅ（sat）

。尽管晶体管处于导通状态时的集电极发射极间电阻值非常小，但还不是

零，所以当集电极电流流过时会产生电压降。这就是集电极饱和电压VＣＥ（sat）ｓａｔ是ｓａｔｕｒａｔｉｏｎ的简写）。

图８．１０是２ＳＣ２４５８的集电极流过１００ｍＡ的负载电流时的开关电路。照片８．４是给这个电路输入１ｋＨｚ，０Ｖ／＋５Ｖ控制信号时的集电极波形

。这个电路中，VＣＥ（sat）＝０．１６Ｖ。晶体管处于导通状态时的功率

损耗是VＣＥ（sat)与集电极电流之积，它们全部变成热损耗。所以当负载电流大时，必须注意晶体管的发热问题。

另外如图８．９所示，当发射极接地型开关电路中采用达林顿连接时，Ｔｒ

２

的集电极发射极间电压并不是VＣＥ（sat)而是Ｔｒ２的VＢＥ（＝０．６～０．７Ｖ）。

这是因为Ｔｒ２的集电极电位如果不是与Ｔｒ１的发射极电位（＝Ｔｒ２的基极电位）同电位，那么Ｔｒ１的基极集电极间的PＮ结将处于导通状态。因此，采用

达林顿连接处理大电流时，特别要注意晶体管的热损耗问题（０．６～０．７Ｖ×集电极电流＝热损耗）。

８．２．３确定偏置电路R1、R2

如果能使基极电流达到集电极电流的１／hFE倍，晶体管将处于导通状态。考虑到hFE的分散性或者基极电流受温度影响而变化等因素（因为VBE具有温度特性，所以基极电流也随温度变化），应该使流过的基极电流稍大些。这叫做过驱动，通常设定为按所使用晶体管hFE的最低值计算得到的基极电流的１．５～２倍以上。

由表８．１得知２ＳＣ２４５８的hFE最低值是７０，图８．５中电路的负载电流为５ｍＡ，所以可以设定流过的基极电流大于０．１ｍＡ（（５ｍＡ／７０）×１．５）～０．１４ｍＡ（（５ｍＡ／７０）×２）。

如图８．１１所示，由于基极电位是＋０．６Ｖ，所以输入信号为＋５Ｖ时R1上产生的电压降为４．４Ｖ（但是要注意，达林顿连接时基极电位为＋１．２Ｖ）。按照上述条件，为使晶体管处于导通状态要求流过的基极电流为０．２ｍＡ，所以R1＝２２ｋΩ（＝４．４Ｖ／０．２ｍＡ）（但是忽略了流过R2的电流）。R2是输入端开路时确保晶体管处于截止状态的电阻。如果R2过大，将容易受噪声的干扰，过小则在晶体管处于导通状态时会有无用电流流过R2。这里设定R2＝２２ｋΩ（与R1值相同）。

最近，已经有些厂家产生出如图８．１２所示那样内藏有偏置电阻的晶体管产品。R1、R２电阻也有各种取值。如果使用内藏电阻的晶体管将会减少电路的元件数目，这对于开关电路是很方便的。

８．２．４开关速度慢———ｓ量级

照片8．５是给图８．５的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。当输入信号化到导通状态，输出信号

从０变化到＋５Ｖ时，晶体管立即由截止状态变也立即响应，从＋５Ｖ变化到０Ｖ。但是，当

从从

＋５Ｖ变化到０Ｖ时，晶体管从导通状态变化到截止状态时却花费时间，Ｖ变化到＋５Ｖ时间滞后了

。

晶体管处于导通状态时有基极电流流过，所以在基区内积累有电子。因此，在这种状态下即使输入信号变成了０Ｖ，基区中的电子并不能立即消失（电荷存储效应）。而且在基极限流电阻R1的作用下，也不可能立即从基区取出全部电子，这就是造成时间滞后的原因。在开关调节器之类使负载高速开关的应用电路中，这种时间滞后是很不利的。

８．３如何提高开关速度

使用晶体管开关时，上述图８．５电路的开关速度往往不能满足要求。许多应用需要高的开关速度。这里就提高速度的基本技术进行实验。 ８．３．１使用加速电容

图８．１３是给基极限流电阻R1并联小容量电容器的电路。这样，当输入信号上升、下降时能够使R1电阻瞬间被旁路并提供基极电流，所以在晶体管由导通状态变化到截止状态时能够迅速从基区取出电子（因为R1被旁路），消除开关的时间滞后。这个电容器的作用是提高开关速度， 所以称为加速电容。

照片８．６是给图８．１３的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。可以看出由于加速电容的作用，已经看不到照片８．５中的时间滞后。照片８．６中还看得不很清楚，实际上晶体管由截止状态到导通状态的时间也缩短了。由于所使用的晶体管以及基极电流、集电极电流值等因素，加速电容的最佳值是各不相同的。因此，加速电容的值要通过观测实际电路的开关波形决定。

对一般的晶体管来说，容量约为数十皮法至数百皮法。

８．３．２肖特基箍位

提高晶体管开关速度的另一个方法是利用肖特基二极管箍位。这种方法是７４ＬＳ、７４ＡＬＳ、７４ＡＳ等典型的数字ＩＣＴＴＬ的内部电路中所采用的技术。

图８．１４是对图８．５的电路进行肖特基箍位的电路。所谓肖特基箍位在基极集电极之间接入肖特基二极管。这种二极管不是ＰＮ结，而是由金属与半导体接触形成具有整流作用的二极管，其特点是开关速度快，正向电压降VF比硅ＰＮ结小，准确地说叫做肖特基势垒二极管。

这里的肖特基二极管采用１ＳＳ２８６（日立）。照片８．７是给图８．１４的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。可以看出其效果与接入加速电容（参见照片８．６）时相同，晶体管从导通状态变化到截止状态时没有看到时间滞后。

图８．１５是图８．１４的电路中晶体管处于导通状态（输出为０Ｖ）时的动作。如图８．１６所示，肖特基二极管的正向电压降VF比晶体管的VBE小（图８．１４电路中的VF≈０．３Ｖ），所以本来应该流过晶体管的大部分基极电流现在通过Ｄ1被旁路掉了。这时流过晶体管的基极电流非常小，所以可以认为这时晶体管的导通状态很接近截止状态。因此，如照片８．７所示从导通状态变化到截止状态时的时间滞后非常小（基极电流小，所以电荷存储效应的影响小）。照片８．７中，输出波形由０Ｖ变化到＋５Ｖ时之所以波形上升沿不很陡，是由于R1与晶体管密勒效应构成低通滤波器的影响，与电荷存储效应没有关系。

８．３． ３如何提高输出波形的上升速度

照片８．８是图８．１４所示的电路中R1＝１ｋΩ 时的开关波形（输入信号是１００ｋＨｚ、０Ｖ／＋５Ｖ的方波）。可以看出当R1小时由于低通滤波器的截止频率升高，所以输出波形从０Ｖ变化到＋５Ｖ时的上升速度加快了。 加速电容是一种与减小R1值等效的提高开关速度的方法（减小R1值，也会加快输出波形的上升速度）。肖特基箍位可以看作是改变晶体管的工作点，减小电荷存储效应影响，提高开关速度的方法。

由于肖特基箍位电路不像接入加速电容那样会降低电路的输入阻抗，所以当驱动开关电路的前级电路的驱动能力较低时，采用这种方法很有效。

在设计这种电路时需要注意肖特基二极管的反向电压V R的最大额定值。肖特基二极管中某些器件的V R最大额定值非常低（高频电路中应用的某些器件仅为３Ｖ）。图８．１４的电路中因为晶体管截止时电源电压原封不动地加在Ｄ1上，所以必须使用V R的最大额定值大于５Ｖ的器件（１ＳＳ２８６是２５Ｖ）。

８．４． １给射极跟随器输入大振幅

射极跟随器是电压放大倍数为１的放大电路。这种电路具有直流增益，利用输入大振幅的方波可以起到与开关电路相同的作用。

图８．１７示出将射极跟随器演变为开关电路的过程。首先，为了获得直流增益从图８．１７（ａ）一般的射极跟随器中去掉输入输出耦合电容C1和C2，变成图８．１７（ｂ）所示的电路。由于没有必要给基极加偏置电压（因为输入信号为０Ｖ时晶体管处于截止状态），所以如图８．１７（ｃ）所示再去掉１。但是，为了确保没有输入信号时晶体管处于截止状态，所以保留使基极处于ＧＮＤ电位的电阻R2。这样就把射极跟随器变成了开关电路。

图８．１８的电路是给图８．１７（ｃ）的电路赋予具体电路常数值的射极跟随器型开关电路。照片８．９是给这个电路输入１ｋＨｚ、４ＶP-P的正弦波时的输入输出波形。当输入信号

的振幅在＋０．６Ｖ以下时晶体管处于截止

出现。而且

的振幅值总比

低

状态，所以只有ｉ的正半周波形作为输出波形０．６Ｖ（晶体管的VBE）。

照片８．１０是给图８．１８的电路输入１ＭＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。因为输出波形就是晶体管的发射极电位，所以它追随输入信号，输出的是０Ｖ／＋４．４Ｖ的方波。也就是说由于这个电路是射极跟随器的变形，所以输入输出信号的相位也与放大电路的情况相同，都是同相的。

８．４．２开关速度

８．３节曾经讲到如果发射极接地型开关电路中不采用加速电容等技术，就不能够提高开关速度。但是，这里的射极跟随器型开关电路继承了射极跟随器频率特性好的优点。如照片８．１０所示，即使１ＭＨｚ的频率也能够很容易地实现开关。尽管图８．５和图８．１８中使用的晶体管是相同的。射极跟随器型开关电路的重要特点就是能够实现高速开关。与发射极接地型开关电路相比，由于不需要限制基极电流的电阻（因为基极电流必须是负载电流的１／hFE），所以它的另一个优点就是元件少。

图８．１８的电路是在发射极连接负载电阻RＬ。不过也有不连接负载电阻的电路，如图８．１９那样发射极原封不动地成了输出端。

与发射极接地型开关电路的开路集电极相对应，把这种电路叫做开路发射极电路。它应用于高速开关外部负载的场合。 ８．４．３设计开关电路的指标

图８．１８的电路的设计指标如下。这是应用０Ｖ／＋５Ｖ的４０００Ｂ系列ＣＭＯＳ逻辑电路的信号对５ｍＡ的负载电流进行接通／断开的电路。

８．４．４晶体管的选择

负载电流（发射极电流）的指标是５ｍＡ，所以晶体管的集电极电流（＝发射极电流）的最大额定值必须大于５ｍＡ。因为必须由４０００Ｂ系列ＣＭＯＳＩＣ提供基极电流，所以为了将基极电流抑制在０．１ｍＡ（一般不怎么能够从４０００Ｂ系列ＣＭＯＳＩＣ中取出电流 ），而负载电流是５ｍＡ， 所以hFE必须在５０（＝５ｍＡ／０．１ｍＡ）以上。

另外，晶体管处于截止状态时电源电压（在这里是＋５Ｖ）是加在集电极发射极间和集电极基极间，所以所选择晶体管的集电极发射极间和集电极基极间的最大额定值VCEO、VCBO必须大于电源电压。

按照IC＞５ｍＡ，hFE＞５０，VCEO＞５Ｖ，VCBO＞５Ｖ的条件，与发射极接地时情况相同选择２ＳＣ２４５８（东芝）。当然使用 ＰＮＰ晶体管也无妨，不过这时的电路变成图８．２０所示的那样。

开路发射极的设计也完全相同，由加在外部负载上的电压以及从输出端（发射极）流出或者吸入的最大负载电流为根据选择晶体管。

射极跟随器型开关电路的负载电流原封不动地就是发射极电流，所以必须给输入端提供它的１／hFE的基极电流。但是当负载电流大时，有可能无法提供驱动输入端电路所必要的基极电流。在这种情况下，仍然和发射极接地时的办法一样，或者采用超晶体管，或者如图８．２１所示将晶体管达林顿连接使用。但是，达林顿连接时需要注意发射极电位要比基极电位低１．２～１．４Ｖ（两个VBE）。 射极跟随器型开关电路中当晶体管处于导通状态时，发射极电位比基极电位低０．６～０．７Ｖ。因此，即使基极电位与集电极电位（即电源电压）相

等，晶体管的集电极发射极间电压VCE还是０．６～０．７Ｖ（达林顿连接时是１．２～１．４Ｖ）。这个VCE与集电极电流＝发射极电流 ）之积就是晶体管的热损耗，所以当负载电流大时应该注意晶体管的发热问题。

８．４．５偏置电阻１的确定

R1是当输入端开路时为确保晶体管处于截止状态所使用的电阻。当R1值大时容易受噪声的影响，反之，当R1值小时将有无用电流从输入端流入R1。这里设定R1＝１０ｋΩ。

８．５．１ 继电器驱动电路

图８．２２ 是用晶体管驱动继电器的电路。继电器是磁性机械开关元件，是用逻辑信号开关各种信号时使用的元件。照片８．１１示出各种继电器。由继电器的大小决定能够开关的信号的大小。图８．２２的电路就是把图８．５电路中的负载电阻置换为继电器的开关电路。这个电路必须注意的是在继电器线圈上并联有二极管。

当开关的负载为电动机或者继电器等电感性负载时，在截断流过负载的电流时（晶体管进入截止状态时）会产生反电动势（楞茨定则）。这时产生的电压非常大。当这种电压超过晶体管的集电极基极间、集电极发射极间电压的最大额定值VCBO、VCEO时，晶体管将会被击穿。因此实际上如图８．２２所示，给负载（线圈）并联接续二极管（注意如果二极管的方向与图示方向相反，后果将很严重！）。这样一来，由于开关截止时产生的反电动势，当集电极的电位变为电源电压（图８．２２中为＋１２Ｖ）＋０．６Ｖ（二极管的正向电压降）时，二极

管处于导通状态，使反电动势闭合（也可以认为集电极电位被箍位在电源电压＋０．６Ｖ）。也就是说，由于集电极的电位不高于电源电压＋０．６Ｖ， 所以能够防止晶体管被击穿。这个晶体管叫做续流二极管或者闭合二极管。

照片８．１２是图８．２２的电路中没有接续流二极管时的集电极波形（控制信号是１５０Ｈｚ、０Ｖ／＋５Ｖ的方波）。继电器线圈产生的反电动势电压达到了１４０Ｖ！大大超过２ＳＣ２４５８的最大额定值VCBO＝VCEO＝５０Ｖ。在这种状态下，开关晶体管难免会被击穿。

照片８．１３是接续了续流二极管时（参见图８．２２）的集电极波形，这个续流二极管采用硅二极管１ＳＳ１７６（最大反向电压是３５，最大正向电流是３００ｍＡ，东芝）。可以看出由于续流二极管使反电动势闭合，所以没有产生高于电源电压的电压（照片中看不清楚，实际上继电器断开时的瞬间电压是电源电压＋０．６Ｖ）。

８．５．２ＬＥＤ显示器动态驱动电路（发射极接地）

图８．２３是７段ＬＥＤ发光二极管驱动电路。这种７段ＬＥＤ在用数字显示数字电路的ＢＣＤ输出时应用得很多，是一种很常见的电路。 照片８．１４是一例７段ＬＥＤ。

在ＬＥＤ显示器的场合，如果位数（ＬＥＤ的器件数）多，那么将有很多静态

电流流过ＬＥＤ，消耗许多功率。因此经常采用一位一位依次点灯的动态点灯方式。动态点灯时在某一位点灯期间其他各位都处于熄灯状态（通常只有一位处于点灯状态），所以能够降低功耗。图８．２３的电路是由上方采用ＰＮＰ晶体管的开路集电极电路与下方采用ＮＰＮ晶体管达林顿连接的开路集电极电路以及中间夹入的ＬＥＤ构成的电路。上方是与段（器件）相对应的开关，下面是与数字（位）相对应的开关。只有当上下两方都处于导通状态时ＬＥＤ才会有电流流过而发光。下方的位开关中会流过７个段的电流，因此采用达林顿连接以保证能够吸收大电流。

图８．２４是图８．２３电路的控制信号的工作波形。通过ＤＧ０～ＤＧ２

数字信号依次为＋５Ｖ，对位进行扫描。这时，ａ～ 的段信号控制输入信号电平（０Ｖ：发光，＋５Ｖ：熄灯），使得发光的位显示为文字。一个位发光的时间一般是几百微秒至几毫秒。通常这种动态驱动电路的驱动（形成图８．２４那样的周期）是利用微处理器进行。如果是一般的ＬＥＤ（不是高辉度灯泡）静态发光，流过ＬＥＤ的电流有几毫安至几十毫安就足够了。动态点灯时由于熄灯的时间较长，流过静态发光场合电流的２～３倍就能够获得足够的辉度。

图８．２３的电路中，每段ＬＥＤ各流过３０ｍＡ电流。流过ＬＥＤ的电流由串联到各段的限流电阻R1～ R7决定。

首先，由于２ＳＡ１０４８置于导通状态时的饱和电压VCE（sat）非常小

（０．１Ｖ以下），可以忽略不计。所以，从电源电压减去７段ＬＥＤ的电压降

２Ｖ（显示用ＬＥＤ 的正向电压降与流过的电流不怎么有关，为２Ｖ）以及达林顿连接的集电极发射极间电压０．６Ｖ值余下的就是加在R1～ R7上的电压。为了使流过ＬＥＤ的电流为３０ｍＡ，取R1～ R7＝８２Ω（＝（５Ｖ－２Ｖ－０．６Ｖ）／３０ｍＡ）。

图８．２３的电路采用了７段ＬＥＤ有共同阴极的共阴极型ＬＥＤ。如果是采用共阳极型ＬＥＤ，其电路如图８．２５所示，段一侧的开关电路要与数字型开关电路调换。

８．５．３ＬＥＤ显示器动态驱动电路（射极跟随器）

图８．２６与图８．２３相同也是７段ＬＥＤ的动态驱动电路。数字一侧的驱动电路是达林顿连接的发射极接地型开关。段驱动电路采用ＮＰＮ晶体管射极跟随器型开关。这个电路与前面的图８．２３比较，由于采用射极跟随器型开关，所以没有必要给基极插入限流电阻，从而减少了电路的元件数目。流过段的电流也与图８．２３的电路相同，设定为３０ｍＡ。由于射极跟随器型开关晶体管的ＣＥ是０．６Ｖ（图８．２３的发射极接地型开关中VCE（sat）在０．１Ｖ以下，可以忽略），所以R1～ R7的值小了（R1～ R7＝（５Ｖ－２Ｖ－０．６Ｖ－０．６Ｖ）／３０ｍＡ≈６２Ω）。

８．５．４光耦合器的传输电路

如图８．２７所示，光耦合器是由ＬＥＤ（发光二极管）与光敏二极管（接收光并将光转换为电流的二极管）以及晶体管组合起来的放大／开关器件（也有用光敏晶体管（利用光进行接通／断开的晶体管）替代光敏二极管和晶体管的器件）。

光耦合器是通过电流流过ＬＥＤ使之发光，再用光敏二极管接收这个光并转换为基极电流使晶体管工作的器件。它可以成为晶体管开关电路的一部分。在这里简单作以介绍。由于晶体管的基极电流是由光转换提供的，所以光耦合器的最大特点是ＬＥＤ部分与晶体管部分能够实现电学分离。这样一来，在发光的ＬＥＤ与受光的晶体管之间不论存在多么大的电位差都能够实现信号的交接。因此光耦合器应用于电位差不同的电路间的信号交接、数字电路与模拟电路的ＧＮＤ———地的分离等场合。

表征光耦合器的重要特性是电流转移比ＣＴＲ（也叫做转移效率）。ＣＴＲ是流过输入端ＬＥＤ的电流IF与相应的输出端晶体管的集电极电流IC之比IF／IC，用“％”表示。一般的光耦合器中ＣＴＲ的值为百分之几至百分之几百。ＣＴＲ相当于是光耦合器的hFE，所以在电路设计中必须充分予以考虑。

图８．２８是使用高速光耦合器６Ｎ１３６（ＨＰ）的ＣＭＯＳ数字电路间的连接电路。由于数字电路中间用光耦合器连接，所以可以把电路间的ＧＮＤ线分离，从而截断ＧＮＤ线的电位差和噪声。

电路的设计首先求光耦合器集电极电阻RC的值。光耦合器的集电极中，即使晶体管处于截止状态仍然有

量级的暗电流流动。所以如果RC值不是小到某

种程度的话，就会降低晶体管在截止状态的输出电压。这里设定RC＝４．７ｋΩ，所以Ｃ≈１ｍＡ。

其次是确定流过ＬＥＤ的电流IF。这需要在考虑ＣＴＲ后才能求得。６Ｎ１３６的ＣＴＲ是２０％（根据数据表，所以可以设定IF＝５ｍＡ（≈１ｍＡ／２

０％）。由于ＣＴＲ随温度和使用时间的变化较大，所以通常留有２至数十倍的余量。图８．２８的电路中，留有３倍的余量，设定IF＝１５ｍＡ。

ＬＥＤ的正向电压降VF是１．５Ｖ（根据数据表），所以RL＝２２０Ω（约为（５Ｖ－１．５Ｖ）／１５ｍＡ）（假定ＣＭＯＳ倒相器的输出电压是０Ｖ）。由于流过ＬＥＤ的电流大（１５ｍＡ），所以可以并联接续ＣＭＯＳ倒相器，以提高负载的驱动能力。

图８．２８的电路中是用ＣＭＯＳ倒相器驱动ＬＥＤ的阴极，所以当输入处于Ｈ电平时，光耦合器的晶体管处于导通状态，输出Ｈ电平。希望反逻辑时，如图８．２９所示可以用ＣＭＯＳ倒相器驱动ＬＥＤ的阳极（这样一来，当输入为Ｈ电平时，光耦合器的晶体管处于截止状态，所以输出Ｌ电平）。

图８．３０比较特殊，是一例将光耦合器用于恒压电源的过电流检出的电路。这个电路用串联插入的３Ω 电阻RF检出恒压电源的输出电流，通过它上面的电压降使光耦合器ＰＣ８１２（夏普）的ＬＥＤ发光，从而获得检出信号。图８．３０中的电路常数是当电源的输出电流为５００ｍＡ时过电流检出输出为Ｌ电平。但是，由于光耦合器的ＣＴＲ随温度和使用时间的变化大，所以输出电流的检出值不能够准确地设定为５００ｍＡ（即使通过调整RF正确地设定了输出电流，由于环境温度的变化或者长期使用的原因也会使ＣＴＲ变化，从而偏离设定值 ）。

０％）。由于ＣＴＲ随温度和使用时间的变化较大，所以通常留有２至数十倍的余量。图８．２８的电路中，留有３倍的余量，设定IF＝１５ｍＡ。

ＬＥＤ的正向电压降VF是１．５Ｖ（根据数据表），所以RL＝２２０Ω（约为（５Ｖ－１．５Ｖ）／１５ｍＡ）（假定ＣＭＯＳ倒相器的输出电压是０Ｖ）。由于流过ＬＥＤ的电流大（１５ｍＡ），所以可以并联接续ＣＭＯＳ倒相器，以提高负载的驱动能力。

图８．２８的电路中是用ＣＭＯＳ倒相器驱动ＬＥＤ的阴极，所以当输入处于Ｈ电平时，光耦合器的晶体管处于导通状态，输出Ｈ电平。希望反逻辑时，如图８．２９所示可以用ＣＭＯＳ倒相器驱动ＬＥＤ的阳极（这样一来，当输入为Ｈ电平时，光耦合器的晶体管处于截止状态，所以输出Ｌ电平）。

图８．３０比较特殊，是一例将光耦合器用于恒压电源的过电流检出的电路。这个电路用串联插入的３Ω 电阻RF检出恒压电源的输出电流，通过它上面的电压降使光耦合器ＰＣ８１２（夏普）的ＬＥＤ发光，从而获得检出信号。图８．３０中的电路常数是当电源的输出电流为５００ｍＡ时过电流检出输出为Ｌ电平。但是，由于光耦合器的ＣＴＲ随温度和使用时间的变化大，所以输出电流的检出值不能够准确地设定为５００ｍＡ（即使通过调整RF正确地设定了输出电流，由于环境温度的变化或者长期使用的原因也会使ＣＴＲ变化，从而偏离设定值 ）。

本文来源：https://www.bwwdw.com/article/kqvt.html